Centro de soporte de Ethernet
El Centro de asistencia de PI Ethernet proporciona información sobre cómo seleccionar, diseñar e implementar enlaces Ethernet. También hay pautas sobre cómo abrir su sistema y depurar los enlaces Ethernet. Esta página está organizada en categorías que se alinean con un flujo de diseño de sistema Ethernet de principio a fin.
Obtenga recursos de asistencia para dispositivos Intel Agilex® 7, Intel® Stratix® 10 , Intel® Arria® 10 y Intel® Cyclone® 10 en las páginas a continuación. Para otros dispositivos, busque en los siguientes enlaces: FPGA Índice de documentación, Cursos de entrenamiento, Videos rápidos, Ejemplos de diseño y Base de conocimiento.
Diagrama de bloques de implementación de diseño de Ethernet
1. Selección de dispositivo e IP
¿Qué Intel® FPGA familia debo usar?
Consulte la Tabla 1 para comprender la compatibilidad básica con los dispositivos Ethernet de propiedad intelectual (PI) para los dispositivos Intel Agilex, Intel Stratix 10, Intel Arria 10 y Intel Cyclone 10. Compare entre los cuatro dispositivos para seleccionar el dispositivo adecuado para la implementación de su subsistema Ethernet.
Tabla 1 - Compatibilidad con Device and IP Core
Familia de dispositivos |
Tipo de mosaico (solo Intel Agilex® 7 dispositivo) |
Núcleo de la IP |
Interfaz eléctrica |
Corrección de errores hacia adelante |
Protocolo de tiempo de precisión 1588 |
Capacitación en negociación automática/enlace |
---|---|---|---|---|---|---|
Intel Agilex® 7 |
E-Tile |
Guía del usuario de E-tile Hard IP for Ethernet Intel FPGA IP |
100GBASE-KR4 100GBASE-CR4 CAUI-4 CAUI-2 25GBASE-KR 25GBASE-CR AUI 25GBASE-R Enlace de consorcio 25GBASE-R 10GBASE-KR 10GBASE-CR |
Caña Salomón (528, 514) Caña Salomón (544, 514) |
✓ |
✓ |
F-Tile |
Guía del usuario de Intel® FPGA IP Ethernet de triple velocidad de F-Tile |
10BASE-T 100BASE-T 1000BASE-T |
X |
✓ |
✓ |
|
F-Tile | Guía del usuario de F-Tile Low Latency Ethernet 10G MAC Intel® FPGA IP | NBASE-T | X
|
✓ | X | |
F-Tile | F-Tile Ethernet Velocidad múltiple Intel® FPGA IP Guía del usuario | NBASE-T |
|
✓ | ✓ | |
F-Tile | F-Tile 1G/2,5G/5G/10G Velocidad múltiple Guía del usuario de Ethernet PHY Intel® FPGA IP | NBASE-T | NA | ✓ | ✓ | |
F-Tile | Guía del usuario de Intel FPGA IP Ethernet 25G de F-Tile | 25GBASE-R, 25GBASE-SR |
|
X | ✓ | |
F-Tile | Guía del usuario de Ethernet 50G de baja latencia Intel® FPGA IP F-Tile | 25GBASE-R, 25GBASE-SR |
|
X | ✓ | |
F-Tile | Guía del usuario de Intel® FPGA IP Ethernet 100G de baja latencia de F-Tile | 25GBASE-R, 25GBASE-SR |
|
X | ✓ | |
F-Tile | Guía del usuario de F-Tile Ethernet Intel® FPGA Hard IP | 10GBASE-KR, 10GBASE-CR 10GBASE-LR, 25GBASE-KR 25GBASE-CR, 25GBASE-R, 25GAUI-1, 40GBASE-KR4 40GBASE-CR4, 40GBASE-SR4, 50GBASE-KR1, 50GBASE-CR1, 50GBASE-KR2, 50GBASE-CR2, 50GAUI-1, 50GAUI-2, 100GBASE-KR1, 100GBASE-CR1, 100GBASE-KR2, 100GBASE-CR2, 100GBASE-KR4, 100GBASE-CR4, 100GAUI-1, 100GAUI-2100GAUI-4, CAUI-2, CAUI-4, 200GBASE-KR2, 200GBASE-CR2, 200GBASE-KR4, 200GBASE-CR4, 200GAUI-2200GAUI-4, 200GAUI-8, 400GBASE-KR4, 400GBASE-CR4, 400GAUI-4, 400GBASE-KR8, 400GBASE-CR8, 400GAUI-8 |
|
✓ | ✓ | |
F-Tile |
Guía del usuario de Intel® FPGA IP de subsistemas Ethernet | 10GBASE-KR, 10GBASE-CR, 10GBASE-R, 25GBASE-KR, 25GBASE-CR, 25GBASE-R AUI, 25GBASE-R Enlace de consorcio, 40GBASEKR-4, 40GBASE-CR4, 40GBASE-SR4, 50GBASE-KR2, 50GBASE-CR2, 50GAUI-2, 50GAUI-1, 100GBASE-KR4 , 100GBASE-CR4, CAUI-4, CAUI-2, CAUI-1, 200GAUI-4 , 200GAUI-2 , 200GAUI-8, 400GAUI-8, 400GAUI-4 |
|
✓ | ✓ | |
Familia de dispositivos |
Tipo de mosaico (solo Intel® Stratix® 10 dispositivos) |
Núcleo de la IP |
Interfaz eléctrica |
Corrección de errores hacia adelante |
Protocolo de tiempo de precisión 1588 |
Capacitación en negociación automática/enlace |
Intel® Stratix® 10 GX/SX/MX/TX/DX |
L-Tile y H-Tile |
Intel® FPGA IP Ethernet de triple velocidad |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
L-Tile y H-TIle |
MAC Ethernet 10G de baja latencia Intel FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T |
Código de fuego FEC |
✓ |
✓ |
|
L-Tile y H-Tile |
Intel FPGA IP 10GBASE-R |
|||||
L-Tile y H-Tile |
10GBASE-KR PHY Intel FPGA IP |
|||||
L-Tile y H-Tile |
PHY Ethernet multi-tasa 1G/2,5G/5G/10G Intel FPGA IP |
|||||
L-Tile y H-Tile |
Ethernet de 40 Gbps de baja latencia Intel FPGA IP |
40G-BASE-R4 |
Código de fuego FEC |
|
✓ |
|
H-Tile |
Intel® FPGA H-Tile Hard IP para Ethernet |
50G-BASE-R2 100G-BASE-R4 |
|
|
✓ |
|
L-Tile y H-Tile |
Ethernet 25G Intel Stratix 10 FPGA IP Ver la guía del usuario de IP Core |
25GBASE-SR 10GBASE-R |
Caña Salomón (528, 514) |
✓ |
|
|
L-Tile y H-Tile |
Ethernet de 100 Gbps de baja latencia Intel FPGA IP |
100G-BASE-R4 |
Caña Salomón (528, 514) |
|
|
|
E-Tile |
Guía del usuario de E-tile Hard IP for Ethernet Intel FPGA IP Guía del usuario de ejemplos de diseño de PI dura E-Tile para Ethernet Intel Stratix 10 FPGA IP |
100GBASE-KR4 100GBASE-CR4 CAUI-4 CAUI-2 25GBASE-KR 25GBASE-CR AUI 25GBASE-R Enlace de consorcio 25GBASE-R 10GBASE-KR 10GBASE-CR |
Caña Salomón (528, 514) Caña Salomón (544, 514) |
✓ |
✓ |
|
Familia de dispositivos |
Núcleo de la IP |
Interfaz eléctrica |
Corrección de errores hacia adelante |
Protocolo de tiempo de precisión 1588 |
Capacitación en negociación automática/enlace |
|
Intel® Arria® 10 GX/GT/SX |
Intel FPGA IP Ethernet de triple velocidad |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
|
MAC Ethernet 10G de baja latencia Intel FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T |
Código de fuego FEC |
✓ |
✓ |
||
Intel FPGA IP 10GBASE-R |
||||||
XAUI PHY Intel FPGA IP |
||||||
Intel FPGA IP PHY 1G/10GbE y 10GBASE-KR |
||||||
PHY Ethernet multi-tasa 1G/2,5G/5G/10G Intel FPGA IP Ver la guía del usuario de IP Core |
||||||
Intel FPGA IP Ethernet de 40 Gbps de baja latencia |
40G-BASE-R4 |
Código de fuego FEC |
✓ |
✓ |
||
Ethernet de 100 Gbps de baja latencia Intel FPGA IP |
100G-BASE-R10 100G-BASE-R4 |
Caña Salomón (528, 514) |
✓ |
|
||
Intel FPGA IP Ethernet de 25 Gbps |
25G-BASE-R1 |
Caña Salomón (528, 514) |
✓ |
|
||
Intel FPGA IP Ethernet de 50 Gbps |
50G-BASE-R2 |
|
|
|
||
Familia de dispositivos |
Núcleo de la IP |
Interfaz eléctrica |
Corrección de errores hacia adelante |
Protocolo de tiempo de precisión 1588 |
Capacitación en negociación automática/enlace |
|
Intel® Cyclone® 10 LP/GX |
Intel FPGA IP Ethernet de triple velocidad |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
|
MAC Ethernet 10G de baja latencia Intel FPGA IP (Solo Intel Cyclone® 10 GX) |
10GBASE-R |
|
✓ |
|
Consulte las guías de usuario correspondientes para comprender y averiguar si las diversas funciones enumeradas en la tabla anterior son mutuamente excluyentes. Por ejemplo: Intel FPGA IP para Ethernet de 100 Gbps de baja latencia (para Intel Arria 10 dispositivos) no permite habilitar RS-FEC y 1588 PTP simultáneamente.
2. Flujo de diseño e integración de IP
¿Dónde puedo encontrar información sobre la integración de IP?
Consulte la sección Getting Started (Primeros pasos) de la guía del usuario del núcleo de PI que elija. También puede consultar los siguientes documentos para obtener más información:
Intel Arria 10 dispositivos
- AN 735: Directrices de migración de núcleo IP MAC Ethernet 10G de baja latencia Intel® FPGA
- AN 795: Implementación de directrices para el subsistema Ethernet 10G que utiliza un núcleo IP MAC 10G de baja latencia en dispositivos Arria® 10
- AN 808: directrices de migración del Intel Arria® 10 al Intel Stratix® 10 para un subsistema Ethernet de 10 G
Intel Stratix 10 dispositivos
Intel Agilex dispositivos
¿Qué núcleo de IP Ethernet debería utilizar?
Intel® FPGA IP para Ethernet
La cartera de Intel FPGA IP para Ethernet contiene varios tipos de PI para admitir velocidades de datos de 10 Mbps a 100 Gbps. Las soluciones IP de Ethernet abarcan el controlador de acceso a medios y el núcleo PI PHY, que incluye tanto la conexión al medio físico (PMA) como la subcapa de codificación física (PCS). Para obtener más información, consulte las siguientes guías del usuario:
Intel Agilex dispositivos
- Guía del usuario de Intel FPGA IP de PI® hard E-Tile Intel® para Ethernet
- Guía de usuario de PHY del transceptor Intel E-Tile
- Herramienta de colocación de canal E-Tile Intel
- Intel Agilex® 7 hoja de datos del dispositivo
Intel Stratix 10 dispositivos
- Guía del usuario de Intel FPGA Triple Speed IP Core
- Guía de usuario de núcleo IP MAC Ethernet 10G de baja latencia Intel FPGA
- Guía de usuario del núcleo PI PHY Ethernet Multi-tasa 10 1G/2.5G/5G/10G Intel Stratix
- Guía de usuario de Intel Stratix 10 10GBASE-KR PHY IP Core
- Guía de usuario de núcleo IP Ethernet de 40 Gbps de baja latencia Intel Stratix 10
- Guía de usuario del núcleo IP Ethernet de 100 Gbps de baja latencia Intel Stratix 10
- Guía del usuario de Intel Stratix 10 E-Tile Hard IP para Ethernet Intel FPGA IP
- Guía de usuario de PHY del transceptor E-Tile Intel Stratix 10
- Guía del usuario de Intel Stratix 10 H-Tile Hard IP para Ethernet Intel FPGA IP
- Guía de usuario de PHY del transceptor Intel Stratix 10 L y H-Tile
- Intel Stratix 10 Hoja de datos del dispositivo
- Herramienta de colocación de canal E-Tile Intel
Intel Arria 10 dispositivos
- Guía del usuario de Intel FPGA Triple Speed IP Core
- Guía de usuario de núcleo IP MAC Ethernet 10G de baja latencia Intel FPGA
- Guía del usuario de núcleo IP Ethernet de 25 Gbps
- Guía de usuario de Ethernet 50 Gbps IP Core
- Guía de usuario de núcleo IP Ethernet de 40 Gbps de baja latencia
- Guía de usuario de núcleo IP Ethernet 100 Gbps de baja latencia
- Guía de usuario de la función de Ethernet MAC y PHY MegaCore de 40 y 100 Gbps de baja latencia
Intel Cyclone 10 dispositivos
3. Diseño de la placa y administración de energía
Directrices para la conexión de pines
Intel Cyclone 10 dispositivos
Intel Arria 10 dispositivos
Intel Stratix 10 dispositivos
Intel Agilex dispositivos
Revisión de diagramas
Intel Cyclone 10 dispositivos
Intel Arria 10 dispositivos
Intel Stratix 10 dispositivos
Intel Agilex dispositivos
Pautas de diseño de placa
- Prueba de diseño de la placa
- AN 114: Directrices de diseño de placas para paquetes de dispositivos programables de Intel®
- AN 766: Intel Stratix 10 dispositivos, guía de diseño de diseño de interfaz de señal de alta velocidad
- AN 613: Consideraciones de diseño de apilamiento de PCB para Intel FPGAs
- AN 875: Intel Stratix 10 Directrices de diseño de PCB E-Tile
- AN 886: Directrices para el diseño de dispositivos Intel Agilex® 7
- Guía del usuario de administración de energía de Intel Agilex® 7
- Directrices de diseño de integridad de señal de interfaz serie de alta velocidad de la familia de dispositivos Intel Agilex® 7
- AN 910: Directrices de diseño de redes de distribución de energía Intel Agilex® 7
Directrices para la energía térmica
4. Ejemplos de diseño y diseños de referencia
Intel Arria 10 dispositivos
- Ethernet de triple velocidad
- AN647: Diseño de referencia de chip PHY integrado y Ethernet de triple velocidad de puerto único
- AN-744: Diseño de referencia de Ethernet escalable de triple velocidad para Intel Arria 10 dispositivos
- Ejemplo de diseño de Ethernet de triple velocidad y PHY nativo de Intel Arria 10
- Intel Arria 10 Ethernet de triple velocidad con IEEE 1588v2 y ejemplo de diseño PHY nativo
- Ethernet 10 G
- AN 699: Uso del kit de herramientas de diseño de Ethernet Intel® FPGA
- AN794: Diseño de referencia de MAC Ethernet 10G de baja latencia Intel Arria 10 y PHY XAUI
- AN 701: MAC Ethernet 10G escalable de baja latencia con PHY Intel Arria 10 1G/10G
- AN 838: Interoperabilidad entre Intel Arria solución Ethernet NBASE-T 10 con diseño de referencia PHY Ethernet Aquantia
- Ejemplo de diseño Ethernet 10M-10G escalable y multivelocidad Intel Arria 10 SoC
- Ejemplo de diseño de MAC Ethernet 10G escalable Intel Arria 10 + PHY nativo con IEEE 1588v2
Intel Stratix 10 dispositivos
- Ethernet de triple velocidad
- AN830: Intel FPGA Ethernet de triple velocidad y diseño de referencia de chip PHY integrado
- Ethernet 1G/2,5G
- Ejemplo de diseño Ethernet 1G/2,5G para Intel Stratix 10
- Ethernet 10 G
- Guía de usuario de ejemplo de diseño de Intel FPGA IP para MAC Ethernet 10G de baja latencia
- Ethernet 40 G
- Guía de usuario de ejemplo de diseño de Intel FPGA IP para Ethernet de 40 Gbps de baja latencia
- Intel FPGA H-Tile Hard IP para Ethernet
- Guía del usuario de ejemplo de diseño
- Ethernet 100 G
- Guía de usuario de ejemplo de diseño de Intel FPGA IP para Ethernet de 100 Gbps de baja latencia
- E-tile Hard IP para Ethernet Intel Stratix 10
- Guía del usuario de ejemplos de diseño de PI de FPGA
Intel Agilex 7 dispositivos
- PI dura E-tile para dispositivos Ethernet Intel Agilex
- IP Ethernet de triple velocidad
- Guía de usuario de ejemplo de diseño de Intel® FPGA IP Ethernet de triple velocidad de F-Tile
- IP Ethernet 10G
- IP Ethernet 25G
- IP duro Ethernet de F-Tile
5. Depuración
Herramientas
Inspector de enlaces Ethernet de dispositivos Intel Stratix 10
Ethernet Link Inspector consta de dos subherramientas:
- Link Monitor (Monitor de enlaces): le permite supervisar continuamente el estado de los enlaces Ethernet entre Intel Stratix dispositivo 10 y el socio de enlace. Algunas de las características clave que puede monitorear son: Resumen del estado del enlace (bloqueo CDR, frecuencia recuperada de RX, bloqueo de alineación de carriles, etc.) Estadísticas de paquetes MAC, estadísticas FEC, etc.
- Análisis de enlaces: le permite tener transparencia en la secuencia de arranque del enlace (como la negociación automática, el entrenamiento de enlaces, etc.) o cualquier otro evento capturado en el archivo del analizador de lógica Signal Tap. Configure y capture el archivo del analizador lógico Signal Tap para un evento dado y luego use el análisis de enlaces para importar el comportamiento del evento y estudio capturado Intel Stratix 10 durante la duración de ese evento.
Para acceder a Ethernet Link Inspector para una versión específica del software Intel® Quartus®, consulte la tabla a continuación.
- Para conocer el modelo de uso compatible con IP y dispositivos, consulte la sección "1.2 Núcleos y dispositivos de PI compatibles" en la guía del usuario correspondiente del inspector de enlaces Ethernet.
Archivos de herramientas |
Intel Quartus versión de software |
Guía del usuario |
---|---|---|
Intel Quartus software 19.1 y superior (L, H y E-Tiles) |
Guía del usuario de Ethernet Link Inspector para dispositivos Intel® Stratix® 10 |
|
Intel Quartus software 18.0 a 18.1.2 (L, H y E-Tiles) |
Guía del usuario de Ethernet Link Inspector Archivos para los paquetes de Ethernet Link Inspector v4.1 y v1.1 | |
Intel Quartus software 17.1 y versiones anteriores (L y H-Tiles) |
Guía del usuario de Ethernet Link Inspector Archivos para los paquetes de Ethernet Link Inspector v4.1 y v1.1 |
Notas de la versión de Intellectual Property (IP) Core
Intel Cyclone 10 dispositivos
- Notas de la versión de Intel FPGA núcleo IP Ethernet de triple velocidad
- Notas de la versión de núcleo PI MAC 10G de Ethernet de baja latencia Intel FPGA
Intel Arria 10 dispositivos
- Notas de la versión de Intel FPGA núcleo IP Ethernet de triple velocidad
- Notas de la versión de núcleo PI MAC 10G de Ethernet de baja latencia Intel FPGA
- Notas de la versión de 1G/10G y Backplane Ethernet 10GBASE-KR PHY
- Notas de la versión de núcleo PI PHY Ethernet multi-tasa 1G/2,5G/5G/10G
- Notas de la versión de núcleo IP Ethernet 25G
- Notas de la versión de núcleo IP Ethernet de 40 Gbps de baja latencia
- Notas de la versión de núcleo IP Ethernet de 100 Gbps de baja latencia
Intel Stratix 10 dispositivos
- Notas de la versión de Intel FPGA núcleo IP Ethernet de triple velocidad
- Notas de la versión de núcleo PI MAC 10G de Ethernet de baja latencia Intel FPGA
- Notas de la versión de Intel Stratix 10 10GBASE-KR PHY
- Notas de la versión de PI dura Intel Stratix 10 H-Tile para núcleo PI Ethernet
- Notas de la versión de núcleo IP Ethernet de 40 Gbps de baja latencia Intel Stratix 10
- Notas de la versión de núcleo IP Ethernet de 100 Gbps de baja latencia Intel Stratix 10
- Notas de la versión de Intel Stratix 10 E-Tile Hard IP for Ethernet Intel FPGA IP
Intel Agilex dispositivos
Guías de análisis de árbol de fallas
Soluciones de base de conocimientos
Intel Cyclone 10 dispositivos
- Buscar en la base de conocimientos (Intel FPGA IP para Ethernet de triple velocidad)
- Buscar en la base de conocimientos (Intel FPGA IP para MAC Ethernet 10G de baja latencia)
Intel Arria 10 dispositivos
- Buscar en la base de conocimientos (Intel FPGA IP para Ethernet de triple velocidad)
- Buscar en la base de conocimientos (Intel FPGA IP para MAC Ethernet 10G de baja latencia)
- Buscar en la base de conocimientos (Intel FPGA IP para 1G/10G y Backplane Ethernet 10GBASE-KR PHY)
- Buscar en la base de conocimientos (por Intel FPGA IP PHY Ethernet Multi-tasa 1G/2,5G/5G/10G)
- Buscar en la base de conocimientos (Intel FPGA IP Ethernet 25G)
- Buscar en la base de conocimientos (Intel FPGA IP para Ethernet de baja latencia de 40 Gbps)
- Buscar en la base de conocimientos (Intel FPGA IP para Ethernet de 100 Gbps de baja latencia)
Intel Stratix 10 dispositivos
- Buscar en la base de conocimientos (Intel FPGA IP para Ethernet de triple velocidad)
- Buscar en la base de conocimientos (Intel FPGA IP para MAC Ethernet 10G de baja latencia)
- Buscar en la base de conocimientos (por Intel FPGA IP PHY Ethernet Multi-tasa 1G/2,5G/5G/10G)
- Buscar en la base de conocimientos (Intel FPGA IP Ethernet 25G)
- Buscar en la base de conocimientos (Intel FPGA IP para Ethernet de baja latencia de 40 Gbps)
- Buscar en la base de conocimientos (Intel FPGA IP para Ethernet de 100 Gbps de baja latencia)
Intel Agilex dispositivos
Intel® FPGA Technical Training
6. Cursos y videos de capacitación
Intel® FPGA Videos rápidos
Tema |
Descripción |
---|---|
Cómo funciona Intel FPGA solución del sistema 1588 en modo de reloj diferente |
Obtenga más información sobre el nuevo diseño de referencia a nivel de sistema 1588 de Intel que utiliza tanto la Intel FPGA IP para MAC Ethernet 10G con PHY BaseR 10G y software, que incluye la pila PTP LinuxPTPv1.5, un precargador, un controlador MAC Ethernet de 10 Gbps y un controlador PTP. |
Técnicas de depuración para un diseño Ethernet Intel FPGA Nios® II - Parte 1 |
Aprenda sobre técnicas de depuración para diseños de procesadores Ethernet o Nios II. |
Técnicas de depuración para un diseño Intel FPGA Nios II Ethernet - Parte 2 |
Aprenda sobre técnicas de depuración para diseños de procesadores Ethernet o Nios II. |
Cómo depurar Intel FPGA problema de negociación automática de Ethernet de triple velocidad |
Aprenda a utilizar la negociación automática para sincronizar periféricos Ethernet. |
Aprenda a depurar problemas de sincronización de enlaces Ethernet de triple velocidad. |
|
Cómo migrar Intel FPGA Ethernet de triple velocidad a Arria 10 dispositivos en el software Quartus® |
Aprenda a migrar núcleos IP a la familia Intel Arria 10 FPGA utilizando la Intel FPGA IP para Ethernet de triple velocidad como ejemplo. |
Migración de IP MAC Ethernet 10G heredada a la nueva IP MAC Ethernet 10G de baja latencia |
Obtenga información sobre la Intel FPGA IP para MAC Ethernet 10G de baja latencia y cómo migrar desde la Intel FPGA IP heredada para MAC Ethernet 10G. |
Aprenda a utilizar las características de Ethernet en el shell UEFI después de arrancar a la fase DXE. |
|
Demostración de hardware escalable de MAC 10G + PHY 1G/10G con diseño 1588 |
Vea una demostración sobre la Intel FPGA IP para MAC Ethernet 10G y la Intel® FPGA IP para PHY 1G/10G con la función IEEE 1588. Aprenda cómo realizar la prueba de hardware de diseño y cómo modificar el script tcl de hardware para especificar el propósito de la prueba. |
Mire el video 2.5G Ethernet IP Chalk Talk. |
Otras tecnologías
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.