Centro de asistencia de IP de PCI Express*
El centro de asistencia de PCI Express* (PCIe*) proporciona orientación sobre cómo seleccionar el diseño. Encontrará recursos organizados por categorías que se alinean con un flujo de diseño de sistema PCIe de principio a fin.
El centro de soporte de IP de PCI Express (PCIe*) proporciona información sobre cómo seleccionar, diseñar e implementar enlaces PCIe. También hay directrices sobre cómo abrir el sistema y depurar los enlaces PCIe. Esta página está organizada en categorías que se alinean con un flujo de diseño de sistema PCIe de principio a fin.
Obtenga recursos de asistencia para dispositivos Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 y Intel® Cyclone® 10 en las páginas a continuación. Para otros dispositivos, busque desde los siguientes enlaces: Documentación FPGA, Cursos de entrenamiento, Videos, Ejemplos de diseño, Base de conocimiento.
1. Selección del dispositivo
Familia de dispositivos Intel® FPGA
Consulte las tablas de la página Intel® FPGA IP para PCIe* para la compatibilidad de dispositivos con la cantidad de bloques IP PCI Express reforzados y las configuraciones y características del dispositivo para comprender la compatibilidad de PCIe con Intel FPGAs.
Puede comparar los dispositivos en las tablas y seleccionar el dispositivo adecuado para la implementación del sistema PCIe.
2. Guías de usuario y diseños de referencia
Las soluciones de PI de PCIe abarcan la pila de protocolos reforzados PCIe líder en tecnología de Intel, que incluye las capas de transacciones y de enlace de datos; y la capa física reforzada, que incluye tanto la conexión al medio físico (PMA) como la subcapa de codificación física (PCS). La PI de PCIe de Intel también incluye bloques opcionales, como los motores de acceso directo a memoria (DMA) y la virtualización de E/S de raíz única (SR-IOV). Para obtener más información, consulte las siguientes guías del usuario:
Guías del usuario de PI
Intel Agilex® 7 dispositivos
Guías de usuario de PI de F-Tile
- Guía de usuario de Intel® FPGA IP de transmisión de Avalon® F-Tile para PCI Express
- Intel® FPGA IP de transmisión AXI para PCI Express*
Guías de usuario de PI de R-tile
- Guía de usuario de Intel® FPGA IP de transmisión de Avalon® R-Tile para PCI Express
- Intel® FPGA IP de transmisión AXI para PCI Express*
Guías de usuario de IP P-Tile
- Guía de usuario de Intel® FPGA IP de transmisión de Avalon P-Tile para PCI Express
- Guía de usuario de Intel® FPGA IP de memoria mapeada Avalon P-Tile (Avalon-MM) para PCI Express
- DMA de varios canales para la guía de usuario de IP de PCI Express
- Intel® FPGA IP de transmisión AXI para PCI Express*
Intel Stratix 10 dispositivos
Guías de usuario de P-Tile
- Guía de usuario de Intel® FPGA IP duro P-Tile Avalon-ST para PCI Express
- Guía de usuario de Intel® FPGA IP de memoria mapeada Avalon P-Tile para PCI Express
- DMA de varios canales para la guía de usuario de IP de PCI Express
Guías de usuario de H-Tile/L-Tile
- DMA de varios canales para la guía de usuario de IP de PCI Express
- Guía de usuario de soluciones PCI Express Avalon Memory Mapped (Avalon-MM) Intel Stratix 10 Hard IP+ para PCI Express
- Guía de usuario de Intel® Stratix® 10 H-Tile/L-Tile Avalon Memory Mapped (AvalonMM) Hard IP para PCI Express
- Guía de usuario de Intel® Stratix® 10 Avalon Streaming (Avalon-ST) y virtualización de E/S de raíz única (SR-IOV) para PCI Express Solutions
- Guía del usuario de implementación de Intel® Stratix® 10 Configuración a través de protocolo (CvP)
Intel Arria dispositivos 10 y Intel Cyclone 10
- Guía de usuario de interfaz de memoria mapeada Avalon Intel® Arria® 10 y Intel Cyclone 10 GX (Avalon-MM) para PCI Express
- Guía de usuario de interfaz DMA de memoria mapeada de Intel® Arria® 10 o Intel Cyclone 10 GX Avalon (Avalon-MM) para soluciones PCI Express
- Guía de usuario de interfaz Intel® Arria® 10 y Intel Cyclone 10 GX Avalon-ST para PCI Express
- Intel® Arria® interfaz de transmisión de 10 Avalon (Avalon-ST) con guía de usuario de soluciones PCIe SR-IOV
- Guía del usuario de Intel® Quartus® Prime Pro Edition Reconfiguración parcial
- Guía de usuario de inicialización de CvP Intel® Arria® 10 y reconfiguración parcial sobre PCI Express
Guías de usuario de ejemplo de diseño
Intel Agilex® 7 dispositivos
Guías de usuario de ejemplo de diseño F-Tile
Guías de usuario de ejemplo de diseño R-tile
Guías de usuario de ejemplo de diseño P-Tile
- Guía de usuario de ejemplo de diseño de Intel® FPGA IP de transmisión de Avalon P-Tile (Avalon-ST) para PCI Express
- Intel® FPGA IP de mapeo de memoria Avalon P-Tile (Avalon-MM) para el ejemplo de diseño de PCI Express
- DMA de varios canales para la guía de usuario de ejemplo de diseño de IP de PCI Express
Intel Stratix 10 dispositivos
Guías de usuario de ejemplo de diseño P-Tile
- Guía de usuario de ejemplo de diseño de Intel® FPGA IP de transmisión de Avalon P-Tile (Avalon-ST) para PCI Express
- Intel® FPGA IP de mapeo de memoria Avalon P-Tile (Avalon-MM) para el ejemplo de diseño de PCI Express
- DMA de varios canales para la guía de usuario de ejemplo de diseño de IP de PCI Express
Guías de usuario de ejemplo de diseño L/H-Tile
- DMA de varios canales para la guía de usuario de ejemplo de diseño de IP de PCI Express
- Guía de usuario de ejemplos de diseño de PI de streaming (Avalon-ST) de 10 Avalon Intel® Stratix® para PCIe
- Guía de usuario de Intel® Stratix® 10 Avalon -MM IP dura para ejemplos de diseño de PCIe
Intel Arria dispositivos 10 y Intel Cyclone 10
- Guía de usuario de ejemplos de diseño de PI dura de Intel® Arria® 10 y Intel Cyclone 10 Avalon-ST para ejemplos de diseño de PCIe
- Guía de usuario de ejemplos de diseño de Avalon Intel® Arria® 10 y Intel Cyclone 10 para ejemplos de diseño PCIe
Notas de la versión de IP
Intel Agilex® 7 dispositivos
- Notas de la versión de IP P-Tile para PCI Express IP Core
- Notas de la versión de DMA de varios canales para IP de PCI Express
Intel Stratix 10 dispositivos
- Notas de la versión de IP dura L/H-tile para PCI Express IP Core
- Notas de la versión de IP P-Tile para PCI Express IP Core
- Notas de la versión de DMA de varios canales para IP de PCI Express
Intel Arria dispositivos 10 y Intel Cyclone 10
Interfaz PHY para PCI Express (PIPE) con el núcleo PI PHY nativo del transceptor Intel
También puede implementar solo la capa física de PCIe utilizando el núcleo PI PHY nativo del transceptor y unirla con las capas de protocolo restantes implementadas como lógica soft en el tejido FPGA. Esta lógica suave puede ser su propio diseño o una IP de terceros.
Obtenga más información sobre el núcleo PI PHY nativo del transceptor en el capítulo PIPE de las siguientes guías de usuario:
Intel Stratix 10 dispositivos
Intel Arria 10 dispositivos
Intel Cyclone 10 dispositivos
Diseños de referencia
Intel Stratix 10 dispositivos
- DMA Gen3x16 Avalon-MM con diseño de referencia de memoria interna (AN 881)
- Gen3x16 DMA Avalon-MM con diseño de referencia de memoria externa (DDR4) (AN 881)
- Gen3x16 Avalon-MM DMA con diseño de referencia HBM2 (AN 881)
- Gen3x16 utilizando el BFM de Avery para simulación (AN 811)
- Gen3x8 Avalon-MM DMA con memoria interna (Wiki)
- Gen3x8 Avalon -MM DMA con memoria externa DDR3/DDR4 (AN 829)
- DMA Gen3x8 Avalon-MM para la versión heredada de Quartus® (AN 690)
- Reconfiguración parcial de Gen3x8 sobre diseño de referencia de PCI Express (AN 819)
Intel Arria 10 dispositivos
- Gen3x8 Avalon-MM DMA con memoria DDR3 externa (AN 708)
- Diseño de referencia DMA de Avalon-MM Gen3x8 con memoria interna (AN 690)
- Cómo ejecutar Avalon-MM DMA Design Parte 1 (video)
- Cómo ejecutar Avalon-MM DMA Design Parte 2 (video)
- Reconfiguración parcial del hardware del sistema integrado en chip
- Tutorial de reconfiguración parcial de actualización estática - Solo Intel Arria dispositivo 10 GX (AN 817)
- Reconfiguración parcial jerárquica a través de PCIe (AN 813)
- Tutorial de reconfiguración parcial jerárquica - Solo dispositivos Intel Arria 10 GX (AN 806)
- Reconfiguración parcial de un diseño: solo Intel Arria dispositivo 10 GX (AN 797)
- Reconfiguración parcial sobre PCIe (AN 784)
- Puerto raíz PCIe de hasta Gen2x8 con MSI
Intel Cyclone 10 dispositivos
Dispositivos heredados de Intel
Kits de desarrollo
Kit de desarrollo FPGA Stratix® V GX
Kit de desarrollo FPGA Arria® V GT
Kit de inicio Arria V GX
Kit de desarrollo FPGA Cyclone® V GT
- AVMM PCIe con DMA e interfaz de memoria en chip
- Gen2x4 AVMM DMA - Cyclone V
- AVMM PCIe con DMA e interfaz de memoria en chip (controlador Linux)
- Gen2x4 AVMM DMA - Arria V
- Gen2x4 AVMM DMA - Cyclone V
PCIe con diseños de referencia de interfaz de memoria en chip
Kit de desarrollo FPGA Stratix V GX
Kit de desarrollo FPGA Arria V GT
Kit de desarrollo FPGA Cyclone V GT
Kit de desarrollo FPGA Stratix IV GX
Kit de desarrollo FPGA Cyclone IV GX
Kit de desarrollo FPGA Arria II GX
Otros elementos y herramientas de garantía de PCIe
Kit de desarrollo FPGA Stratix V GX
Recursos adicionales
3. Integración de IP
Consulte la sección Introducción y la sección Diseño físico de la PI física de la guía del usuario del núcleo de PI elegido. También puede consultar los siguientes documentos para obtener más información:
Intel Stratix 10 dispositivos
- Cómo implementar PCI Express (PIPE) en la sección de transceptores de Intel Stratix 10 FPGA de la guía de usuario de PHY del transceptor L- y H-Tile de Intel Stratix
- AN 778: nota de aplicación de uso del transceptor Intel Stratix 10
Intel Arria 10 dispositivos
Intel Cyclone 10 dispositivos
Videos adicionales
Título |
Descripción |
---|---|
Intel Arria 10 Configuración de dispositivos a través de protocolo (CvP) |
Aprenda a configurar su dispositivo Intel Arria 10 con el protocolo PCIe. |
Diseño de referencia DMA maestro PCIe Avalon-MM en el dispositivo Intel Arria 10 (Parte 1) |
Aprenda a configurar el hardware de diseño de referencia DMA de PCIe Avalon Memory Mapped (Avalon-MM) en dispositivos Intel Arria 10 para los sistemas operativos Linux y Windows a partir de este video de la Parte 1. |
Diseño de referencia DMA maestro PCIe Avalon-MM en el dispositivo Intel Arria 10 (Parte 2) |
Aprenda a configurar el hardware de diseño de referencia PCIe Avalon Memory Mapped Master DMA en Intel Arria 10 dispositivos para los sistemas operativos Linux y Windows de este video de la Parte 2. |
5. Depuración
Notas de la versión de Intellectual Property (IP) Core
Intel Agilex® 7 dispositivos
- Notas de la versión de IP P-Tile para PCI Express IP Core
- Notas de la versión de DMA de varios canales para IP de PCI Express
Intel Stratix 10 dispositivos
- Notas de la versión de DMA de varios canales Intel Stratix 10 para IP de PCI Express
- Notas de la versión de IP dura L/H-tile para PCI Express IP Core
- Notas de la versión de IP P-Tile para PCI Express IP Core
Intel Arria dispositivos 10 y Intel Cyclone 10
Guías de análisis de árbol de fallas
FPGA Resource Placement Guidelines
6. Recursos adicionales
Migración a Intel Stratix 10 dispositivos
Lista de integradores de PCIe-SIG
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.