FPGA Centros de recursos de software de diseño

Los recursos de software FPGA vinculados en la página se dividen en áreas funcionales de acuerdo con el flujo de diseño FPGA.

Descripción
de los centros de diseño de FPGA FPGA y SoC Agilex™
Agilex™ 7 FPGA y SoC FPGA Los recursos de FPGA de Agilex™ 7 se organizan en torno a un conjunto de procesos de diseño estándar que recorren los pasos de diseño para desarrollar una plataforma basada en FPGA.
Agilex™ 5 FPGA y SoC FPGA Los recursos de FPGA de Agilex™ 5 se organizan en torno a un conjunto de procesos de diseño estándar que recorren los pasos de diseño para desarrollar una plataforma basada en FPGA.
Agilex™ 3 FPGA y SoC FPGA Los recursos FPGA de Agilex™ 3 se organizan en torno a un conjunto de procesos de diseño estándar que recorren los pasos de diseño para desarrollar una plataforma basada en FPGA.
Recursos de herramientas de diseño FPGA Descripción
FPGA colecciones de compatibilidad de dispositivos y productos FPGA dispositivos y colecciones de productos categorizados por etapas del ciclo de vida del producto.
Asistencia para los software Questa*-Intel® FPGA Edition y ModelSim*-Intel® FPGA Edition Recursos de asistencia que le ayudarán a resolver sus problemas de simulación.
Recursos de herramientas de diseño integrado Descripción
Compatibilidad con SOPC Builder Documentación de SOPC Builder, guías de usuario, ejemplos de diseño y artículos de conocimiento.
Documentación de las herramientas de desarrollo de FPGA Esta colección proporciona documentación para el software de diseño Quartus® Prime y otras herramientas de desarrollo FPGA.
SoC FPGA conjunto de aplicaciones para desarrollo integrado A partir del SoC EDS v20.3 Pro y v21.1 Standard, los componentes se lanzan a GitHub y Rocketboards.org. Los clientes pueden descargar exactamente lo que necesitan, versiones actualizadas con las últimas características, correcciones de errores y parches de seguridad. Los componentes se lanzan con más frecuencia, lo que permite un seguimiento más rápido y mejor de los cambios de código.
Documentación del procesador Nios® V El procesador Nios® V es la próxima generación de procesadores soft para Altera® FPGAs basados en la arquitectura de conjunto de instrucciones RISC-V de código abierto. Este procesador está disponible en el software Quartus® Prime Pro Edition a partir de la versión 21.3.
Documentación de procesadores Nios® II Nios® II procesador, el procesador más versátil del mundo, según Gartner Research, es el procesador soft más ampliamente utilizado en la industria FPGA. El procesador Nios® II ofrece una flexibilidad sin precedentes para sus necesidades de procesamiento de aplicaciones sensibles a los costos, en tiempo real, críticas para la seguridad (DO-254). El procesador Nios® II es compatible con todas las familias de Altera® FPGA y SoC.
Herramientas de diseño de alto nivel Descripción
Compatibilidad con compiladores de síntesis de alto nivel (HLS) Encuentre documentación técnica, videos y cursos de entrenamiento para HLS Compiler.
Compatibilidad con el procesamiento digital de señales (DSP) La documentación de DSP presenta el flujo de diseño comúnmente utilizado en la comunidad de diseño FPGA.
Poder Descripción
Primeros estimadores de energía (EPE) y analizadores de energía Proporciona estimadores de energía iniciales, FPGA calculadora térmica y de potencia y el analizador de energía para darle la capacidad de estimar el consumo de energía.
Recursos de software Descripción
Compatibilidad con sistemas operativos Información de compatibilidad del SO para el software Quartus Prime Pro, Standard y Lite Edition y software adicional.
Información sobre controladores de cables y adaptadores Encuentre información y referencias de controladores para nuestros cables FPGA Download Cable, EthernetBlaster, USB-Blaster, ByteBlaster II, ByteBlasterMV y MasterBlaster.
Compatibilidad con scripting de software Quartus® Prime y Quartus® II Proporciona recursos que incluyen compatibilidad integral con scripting para flujos de diseño de scripts de lenguaje de comandos de línea de comandos (Tcl) de línea de comandos y herramientas.
Centro de soporte para la gestión de E/S y el desarrollo de la placa Proporciona documentación, capacitación y herramientas para la aprobación y la planificación temprana de E/S.
Centro de recursos de entrada y planeación de diseño Proporciona directrices sobre la planificación y estructuración del diseño, así como detalles sobre la administración de la metaestabilidad en el diseño y estilos de codificación HDL que pueden tener un efecto significativo en la calidad de los resultados del diseño.
Centro de recursos de visores de síntesis y netlist Proporciona documentación para síntesis integrada avanzada e interfaces con otras herramientas de síntesis de terceros.
Centro de recursos de compilación incremental Proporciona instrucciones para la función de compilación incremental que incluye la metodología de diseño incremental para FPGAs de alta densidad.
Recursos de soporte de optimización Proporciona instrucciones para la optimización del diseño a fin de ayudar a mejorar el rendimiento para reducir el uso de recursos, cerrar la sincronización y reducir los tiempos de compilación.
Centro de recursos del analizador de tiempo Proporciona enlaces a recursos para obtener más información sobre el analizador de sincronización estática de fuerza ASIC que es compatible con el formato Synopsys® Design Constraints (SDC) estándar de la industria.
Centro de recursos del analizador de sincronización Quartus II Classic Proporciona documentación para el analizador de sincronización clásico incluido en el software Quartus II.
Centro de recursos de depuración en chip Proporciona vínculos a documentación disponible sobre herramientas de depuración en chip. Las herramientas de depuración en chip permiten la captura en tiempo real de los nodos internos en su diseño para ayudarlo a verificar su diseño rápidamente sin el uso de equipos externos.
Centro de recursos de soporte de la herramienta EDA El ecosistema EDA garantiza que tenga una solución de diseño completa para diseñar, verificar e integrar Altera® FPGAs en sus sistemas.
Descargas y licencias Descripción
Preguntas y respuestas sobre licencias de Quartus® Prime Software Esta página contiene preguntas y respuestas básicas sobre la licencia del software de diseño Quartus® Prime.
Centro de descargas de software FPGA Descargue el software Quartus® Prime, DSP Builder, herramientas de simulación, HLS, SDK, PAC S/W y más. Seleccione por sistema operativo, por FPGA familia de dispositivos o plataforma, o por versión.
Centro de asistencia para licencias de FPGA Información sobre los tipos de licencia, cómo obtener un archivo de licencia, configurar un archivo de licencia y resolver problemas relacionados con la licencia.
FPGA recursos de asistencia Material promocional de apoyo para que nuestros clientes puedan resolver problemas de autoayuda/clasificación y encontrar enlaces a recursos disponibles.
Ver todos Mostrar menos

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.