Centro de recursos de entrada y planeación de diseño
El centro de soporte de entrada y planificación del diseño proporciona recursos para planificar la estructura de diseño FPGA, así como estilos de codificación HDL que pueden mejorar la calidad del diseño.
Introducción
Intel® FPGA proporciona pautas sobre la planificación y estructuración de su diseño, así como detalles sobre la administración de la metaestabilidad en su diseño y estilos de codificación HDL que pueden tener un efecto significativo en la calidad de los resultados de su diseño.
También puede consultar el software de diseño Intel® Quartus® Prime para obtener una descripción general rápida de la entrada y la planificación del diseño.
Tabla 1. Documentación
Edición estándar | Descripción |
|
---|---|---|
El software Intel® Quartus® Prime incluye la herramienta de integración de sistemas Platform Designer. Platform Designer simplifica la tarea de definir e integrar componentes de IP personalizados (núcleos de IP) en su diseño de FPGA. | ||
La interconexión de Platform Designer es una estructura de gran ancho de banda que le permite conectar componentes IP a otros componentes IP con varias interfaces. |
||
Puede utilizar el software Intel® Quartus® Prime para analizar el tiempo medio entre fallos (MTBF) debido a la metaestabilidad causada por la sincronización de señales asíncronas y optimizar el diseño para mejorar el MTBF de metaestabilidad. |
||
En este capítulo se proporcionan recomendaciones sobre el estilo de codificación del lenguaje de descripción de hardware (HDL) para garantizar resultados de síntesis óptimos al dirigirse a dispositivos Intel FPGA. |
||
Esta guía del usuario describe técnicas de diseño HDL de bajo nivel utilizando pequeños bloques de construcción arquitectónicos y asignaciones para especificar una implementación de hardware en particular. |
||
En esta sección se describen las técnicas básicas de diseño que garantizan resultados de síntesis óptimos para los diseños destinados a dispositivos Intel FPGA, evitando a la vez las causas comunes de falta de fiabilidad e inestabilidad. | ||
En diseños de FPGA, la sincronización de señales asíncronas puede causar metaestabilidad. Puede utilizar el software Intel® Quartus® Prime para analizar el tiempo medio entre fallos (MTBF) debido a la metaestabilidad. Un MTBF de alta metaestabilidad indica un diseño más robusto. |
||
Esta guía del usuario describe técnicas artesanales que puede utilizar para optimizar los bloques de diseño para los módulos lógicos adaptativos (ALM). El documento incluye una colección de bloques de creación de circuitos y discusiones relacionadas, y cada sección incluye una lista de archivos de diseño de ejemplo que puede usar para probar y comprender mejor la derivación de las optimizaciones más complejas. |
Tabla 2. Capacitación y demostraciones
Título |
Descripción |
---|---|
Diseñador de Intel® FPGA para principiantes (se requiere iniciar sesión para acceder a learning.intel.com) (7 cursos en línea) |
Este plan de aprendizaje está diseñado para familiarizar a las personas con experiencia en electrónica, arquitectura de computadoras o campos relacionados con los fundamentos de la FPGAs, cubriendo su historia, estructura, importancia en la industria electrónica y permitiéndoles llevar a cabo su diseño inicial de FPGA. Curso de 375 minutos |
Uso del software Intel® Quartus® Prime Standard Edition: Una introducción (Curso en línea) |
En esta capacitación introductoria, se familiarizará con los conceptos básicos del entorno de diseño de software Prime Standard Edition fácil de usar Intel® Quartus® de usar. Aprenderá sobre los pasos involucrados en el flujo básico de diseño de FPGA y cómo usar el software en el flujo, desde la entrada de diseño hasta la programación del dispositivo, todo dentro de una sola herramienta. Curso de 80 minutos |
(Curso en línea) (Curso dirigido por un instructor) |
Este curso proporcionará una descripción general del lenguaje de descripción de hardware (HDL) Verilog y su uso en el diseño de lógica programable.
|
(Curso dirigido por un instructor) |
Esta clase dirigida por un instructor se imparte en un aula virtual durante 2 medios días de instrucción. Para realizar los ejercicios de laboratorio, se conectará a una computadora remota proporcionada por Intel FPGA Training y preconfigurada con todas las herramientas necesarias. La información necesaria para conectarse al sistema remoto se proporcionará durante la clase. 2 medios días de instrucción |
Enlaces relacionados
- Guías de usuario de software Intel® Quartus® Prime Pro y Standard
- Centros de asistencia de herramientas de desarrollo y software FPGA
- FPGA Centros de recursos de software de diseño
- Centro de asistencia del software de diseño Intel® Quartus® Prime
- Descripción general del producto software de diseño Intel® Quartus® Prime
- Intel® FPGA recursos de asistencia
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.