Centro de recursos de Classic Timing Analyzer
El software Quartus® II incluye el analizador de temporización clásico que combina potentes funciones con facilidad de uso.
Para obtener información sobre el analizador de temporización clásico, consulte los siguientes recursos:
Para obtener una breve descripción general del analizador de temporización clásico, consulte la página de características del producto De verificación y simulación de Quartus II.
Para buscar problemas conocidos del analizador de temporización clásico y soluciones de asistencia técnica, utilice Intel® FPGA Knowledge Database. También puede visitar la Comunidad Intel para conectarse y discutir problemas técnicos con otros usuarios de Intel FPGA.
Para obtener más soporte técnico, utilice mySupport para crear, ver y actualizar solicitudes de servicio.
Recursos de Classic Timing Analyzer
La Tabla 1 proporciona enlaces a la documentación disponible sobre el analizador de temporización clásico.
Tabla 1. Documentación de Classic Timing Analyzer
Título |
Descripción |
|---|---|
Este capítulo del Manual de software de desarrollo de Quartus II describe las características del analizador de tiempo clásico. |
|
AN 411: Descripción de la sincronización PLL para dispositivos Stratix® II (PDF) |
Esta nota de aplicación describe cómo analizar y restringir los bucles de bloqueo de fase (PL) utilizando el analizador de temporización clásico. |
Este documento técnico muestra cómo realizar un análisis de temporización estática equivalente entre el analizador de temporización clásico Intel FPGA y El trace de Xilinx. |
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.