ID del artículo: 000074146 Tipo de contenido: Información y documentación sobre productos Última revisión: 23/08/2023

¿Cómo inserto un búfer LVDS entre un Altera_PLL y ALTLVDS_RX o megafunción ALTLVDS_TX en modo PLL externo para dispositivos Cyclone® V, Arria® V y Stratix® V?

Entorno

    Edición de suscripción de Intel® Quartus® II
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Se requiere insertar un búfer LVDS entre una función Altera_PLL y ALTLVDS_RX o mega ALTLVDS_TX cuando se utiliza en modo PLL externo para dispositivos Cyclone® V, Arria® V y Stratix® V cuando se activa cualquiera de las siguientes opciones:

  • Habilitar la reconfiguración dinámica de PLL
  • Habilite el acceso a puertos de cambio de fase dinámico
  • Habilitar parámetros de reloj de salida física

Resolución

Descargue este documento instructivo para aprender cómo puede agregar un búfer LVDS intermedio entre la PI externa de PLL y ALTLVDS.

El documento How-To hace referencia a diseños de ejemplo que puede descargar en VHDL o Verilog para cada uno de los dispositivos Cyclone® V, Arria® V y Stratix® V:

Productos relacionados

Este artículo se aplica a 15 productos

FPGA Stratix® V GX
FPGA Cyclone® V E
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Arria® V GZ
FPGA de sistema integrado en chip Cyclone® V SE
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA de sistema integrado en chip Cyclone® V ST
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Stratix® V E

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.