Se requiere insertar un búfer LVDS entre una función Altera_PLL y ALTLVDS_RX o mega ALTLVDS_TX cuando se utiliza en modo PLL externo para dispositivos Cyclone® V, Arria® V y Stratix® V cuando se activa cualquiera de las siguientes opciones:
- Habilitar la reconfiguración dinámica de PLL
- Habilite el acceso a puertos de cambio de fase dinámico
- Habilitar parámetros de reloj de salida física
Descargue este documento instructivo para aprender cómo puede agregar un búfer LVDS intermedio entre la PI externa de PLL y ALTLVDS.
El documento How-To hace referencia a diseños de ejemplo que puede descargar en VHDL o Verilog para cada uno de los dispositivos Cyclone® V, Arria® V y Stratix® V: