Cuando utilice ALTLVDS_RX en modo PLL externo con DPA habilitado en las versiones 12.1 y posteriores del software Quartus®, recibirá un error en el análisis y la síntesis, como se muestra a continuación:
Error: El nodo de bloque DPA de SERDES \'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3\' no está conectado correctamente en el puerto \'DPACLKIN\'. Debe estar conectado a uno de los puertos válidos que se enumeran a continuación.
Información: Se puede conectar al puerto PHOUT de arriav_pll_dpa_output WYSIWYG
Información: Se puede conectar al puerto OUTCLK de generic_pll WYSIWYG
Esto afecta a los dispositivos Arria® V y Stratix® V.
Modifique su diseño cuando utilice la megafunción ALTLVDS_RX en modo PLL externo con DPA habilitado descargando este documento de procedimientos y el archivo example-project.zip.
Primero, deberá completar los pasos para implementar ALTLVDS_RX y ALTLVDS_TX con modo PLL externo, tal como se describe en la solución relacionada a continuación.