Centro de asistencia de PI de interfaces de memoria externa

La página de soporte de la interfaz de memoria externa (EMIF) proporciona el proceso de diseño de principio a fin para FPGAs.

Introducción

El centro de soporte de la interfaz de memoria externa (EMIF) proporciona recursos para dispositivos Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10 y Cyclone® 10.

Encontrará información sobre cómo planificar, diseñar, implementar y verificar las interfaces de memoria externa. También encontrará materiales de depuración, capacitación y otros materiales de recursos en esta página.

Obtenga soporte adicional para el diseño del protocolo de interfaz de Agilex™ 7 FPGA, el diseño del protocolo de interfaz de Agilex™ 5 FPGA y el diseño del protocolo de interfaz de Agilex™ 3 FPGA. Estos recorridos guiados paso a paso para los flujos de desarrollo estándar sacan a la superficie los recursos y la documentación críticos clave.

Para otros dispositivos, busque en las Colecciones de asistencia de dispositivos y productos.

1. Selección del dispositivo

Cómo seleccionar un dispositivo

Hay dos herramientas disponibles para ayudarle a seleccionar una FPGA basada en sus requisitos de memoria:

Selector de dispositivos EMIF

Calculadora de especificaciones EMIF

Funciones
  • Determina las interfaces de memoria necesarias para lograr el ancho de banda deseado
  • Calcula el ancho de banda en función de las configuraciones de memoria seleccionadas
  • Muestra todas las FPGAs de Agilex™ 7, Stratix® 10 y Arria® 10 compatibles con interfaces de memoria seleccionadas
  • Determina el desempeño alcanzable para la configuración específica de la familia de dispositivos FPGA seleccionada
  • Muestra la frecuencia máxima para cada familia de FPGA, el grado de velocidad y la configuración EMIF basada en las selecciones de filtro
  • Busque y compare el desempeño de cada interfaz y configuración de memoria externa compatible con nuestro FPGAs

Asistencia para dispositivos
  • Agilex™ 7 FPGAs
  • Stratix® 10 FPGAs
  • Arria® 10 FPGAs
  • Todo FPGAs

Recursos

Herramientas EMIF
Ver todos Mostrar menos

Cómo seleccionar una propiedad intelectual (IP) de memoria externa

Para obtener información sobre las diversas propiedades intelectuales (PI) de memoria disponibles, consulte el siguiente plan de estudios de capacitación en línea:

Curso de Entrenamiento

 Dispositivos compatibles

Descripción
Introducción a las interfaces de memoria

Agilex™ 7

Series F e I

 Esta capacitación es la parte 1 de 4. Esta primera parte de la capacitación presenta las opciones de memoria disponibles y describe cómo la arquitectura de estos dispositivos hace posible dicho rendimiento. La serie brinda capacitación adicional a Integración de interfaces de memoria (parte 2), verificación de interfaces de memoria (parte 3) y depuración en chip (parte 4)

Introducción a las interfaces de memoria IP en dispositivos FPGA

 Agilex™ 5

Este curso cubre las diferentes opciones de interfaz de memoria externa disponibles, así como las características arquitectónicas y del controlador de memoria dura para Stratix® 10 y Arria® 10 FPGAs.
La memoria DDR5 y la IP de la interfaz de memoria Agilex™ 5 Esta capacitación incluye una grabación de la "PI de la memoria DDR5 y la interfaz de memoria Ask an Expert". En esta sesión, los ingenieros de FPGA Apps analizan la tecnología de memoria DDR5 y responden preguntas sobre DDR5 y la IP de la interfaz de memoria.

Interfaces de memoria de alto ancho de banda (HBM2): Introducción, arquitectura

 Stratix® 10 MX

Este curso cubre los beneficios de integrar la memoria de gran ancho de banda en los dispositivos Stratix® 10 MX FPGA, las características y opciones para el controlador HBM reforzado y cómo generar la PI de HBM2.

Interfaces de memoria de alto ancho de banda (HBM2) en: Características de HBMC

 Stratix® 10 MX

Este curso cubre las características y opciones para el controlador HBM reforzado y la interfaz Arm* AMBA 4 AXI entre el controlador y la lógica de usuario.
Ver todos Mostrar menos

2. Guías de usuario y documentación

Cómo encontrar información sobre la PI EMIF

Para obtener información acerca de la propiedad intelectual (PI) de la interfaz de memoria externa (EMIF), consulte las siguientes guías del usuario de PI de interfaces de memoria externa:

  • Consulte la sección "Guías del usuario"
Tipo de contenido

Dispositivo Agilex™ 7

Series F e I

Dispositivo Agilex™ 7

Serie M

 Dispositivo Agilex™ 5 Dispositivo Agilex™ 3 Dispositivo Stratix® 10 Dispositivo Arria® 10 Dispositivo Cyclone® 10 Dispositivo
Guía del usuario de PI
Guía del usuario de ejemplos de diseño
Guía del usuario de FPGA PHY Lite
Guía del usuario de FPGA HBM2 - - - - - -
Notas
Archivos de anclaje
Ver todos Mostrar menos

3. Generación de PI EMIF

Cómo generar la PI EMIF

Para obtener información detallada sobre los parámetros de propiedad intelectual (IP) de la interfaz de memoria externa (EMIF), consulte las siguientes secciones específicas del protocolo dentro de las siguientes guías de usuario de PI EMIF:

Tema

Dispositivo Agilex™ 7

Series F e I

Dispositivo Agilex™ 7

Serie M

 Dispositivo Agilex™ 5 Dispositivo Agilex™ 3

Dispositivo Stratix® 10

Dispositivo Arria® 10

Dispositivo Cyclone® 10

Descripciones de los parámetros de la PI de EMIF

Nota: Para obtener más información sobre Cómo generar la PI EMIF, consulte las siguientes secciones Guías del usuario y Cursos de formación y videos.
Ver todos Mostrar menos

Cómo realizar una simulación funcional

Tema

Dispositivo Agilex™ 7

Series F e I

Dispositivo Agilex™ 7

Serie M

 Dispositivo Agilex™ 5 Dispositivo Agilex™ 3 Dispositivo Stratix® 10 Dispositivo Stratix® Dispositivo 10 MX Arria® Dispositivo 10 Dispositivo Cyclone® 10
Simulación de la interfaz de memoria externa

Simulación de PI de memoria

Simulación de PI de memoria

Simulación de PI de memoria

Simulación de PI de memoria

Simulación de PI de memoria

Simulación de IP de HBM2

Simulación de PI de memoria

 Simulación de PI de memoria
Generación de un ejemplo de diseño EMIF para simulación Ejemplo de diseño para simulación Ejemplo de diseño para simulación Ejemplo de diseño para simulación Ejemplo de diseño para simulación Ejemplo de diseño para simulación Ejemplo de diseño para simulación Ejemplo de diseño para simulación Ejemplo de diseño para simulación
Nota: Para obtener información sobre cómo verificar un diseño EMIF, consulte la sección "Cursos de formación y vídeo" para el curso "Verificación de IP de interfaces de memoria".
Ver todos Mostrar menos

Dónde encontrar información sobre FPGA ubicación de los pines y los recursos

Para obtener información detallada sobre los pines de la interfaz de memoria externa (EMIF), consulte las siguientes secciones específicas del protocolo en las siguientes guías del usuario de propiedad intelectual (IP) de EMIF:

Tema

Dispositivo Agilex™ 7

Series F e I

Dispositivo Agilex™ 7

Serie M

 Dispositivo Agilex™ 5 Dispositivo Agilex™ 3

Dispositivo Stratix® 10

Dispositivo Arria® 10

Dispositivo Cyclone® 10

PIN EMIF y planificación de recursos
Ver todos Mostrar menos

Planificador de interfaz

Para obtener información sobre Interface Planner para las asignaciones de ubicación de recursos, consulte la siguiente capacitación en línea.

Curso de Entrenamiento

Descripción

Diseño rápido y fácil del sistema de E/S con Interface Planner

Este curso cubre cómo implementar un plano de planta de recursos de diseño utilizando Interface Planner. Obtenga más información sobre Interface Planner, anteriormente conocido como BluePrint, una herramienta fácil de usar en el software Quartus® Prime Pro Edition que utiliza el poder del instalador para crear un plano de planta legal en minutos.

Ver todos Mostrar menos

Recursos adicionales para PHY Lite para interfaces paralelas

TemaDescripción de dispositivo compatible
Guía del usuario de PHY Lite para interfaces paralelas FPGA IP
  • Agilex™ 3 FPGA serie C
  • Agilex™ 5 FPGA series D y E
  • Agilex™ 7 FPGA series F, I y M
  • Stratix® 10 FPGA
  • Arria® 10 FPGA
  • Cyclone® 10 GX FPGA
 El uso principal de PHY Lite para la PI de interfaces paralelas es la creación de bloques PHY de interfaz de memoria personalizada. Es adecuado para interfaces paralelas simples. La guía del usuario proporciona instrucciones sobre la interfaz con protocolos como DDR2, LPDDR2, LPDDDR, TCAM, Flash, ONFI (modo síncrono) y DDR móvil.
Ver todos Mostrar menos
TemaDescripción de dispositivo compatible
Cómo ejecutar Agilex™ Multiple EMIF Designer Tool
  • Dispositivo Agilex™ 7 serie M
  • Dispositivo Agilex™ 5
  • Dispositivo Agilex™ 3

La herramienta Agilex Multiple EMIF Designer te ayudará a optimizar y automatizar la fusión de múltiples diseños EMIF de Agilex para garantizar una integración adecuada.

Para obtener instrucciones paso a paso sobre cómo utilizar la herramienta y descargarla, puede consultar el siguiente artículo de conocimiento:
Ver todos Mostrar menos

4. Diseño y simulación de la placa

Dónde encontrar información sobre la disposición y el diseño de la placa

Para obtener información detallada sobre la distribución y el diseño de la placa de la interfaz de memoria externa (EMIF), consulte las siguientes secciones específicas del protocolo en las siguientes guías del usuario de propiedad intelectual (PI) de EMIF:

Tema

Dispositivo Agilex™ 7

Series F e I

Dispositivo Agilex™ 7

Serie M

 Dispositivo Agilex™ 5

Dispositivo Stratix® 10

Dispositivo Arria® 10

Dispositivo Cyclone® 10

Directrices de diseño de placa EMIF
Ver todos Mostrar menos

Cómo realizar una simulación de placa/canal

Para obtener información sobre cómo medir la interferencia entre símbolos (ISI) y la diafonía de escritura y lectura, la organización de pines de comando, dirección, control y datos, y las restricciones de colocación de bancos de E/S, consulte las siguientes directrices:

Cómo calcular el sesgo de la placa y la pérdida del canal

Hay dos herramientas disponibles para ayudarle a calcular el sesgo de la placa y la pérdida del canal:

Tema

Herramienta de parámetros de sesgo de la placa

Herramienta de cálculo de pérdidas de canal

Funciones
  • Calcula la inclinación de la placa debido a las trazas de PCB y los diseños de múltiples rangos
  • Calcula la pérdida de canal debida a interferencia entre símbolos (ISI) y diafonía en señales de comando, dirección, control y datos

Apoyo
  • Arria® 10 y Stratix® 10 FPGAs
  • Todos los protocolos de memoria
  • Arria® 10 y Stratix® 10 FPGAs
  • Protocolos de memoria DDR
  • Compatible únicamente con el software HyperLynx Signal Integrity de Mentor Graphics

Herramientas
Ver todos Mostrar menos

Dónde encontrar información sobre el cierre de plazos

Para obtener información sobre el cierre de tiempo de la interfaz de memoria externa (EMIF), consulte la siguiente sección de las guías del usuario de propiedad intelectual (IP) de EMIF.

Dispositivo Agilex™ 7

Series F e I

Dispositivo Agilex™ 7

Serie M

 Dispositivo Agilex™ 5

Dispositivo Stratix® 10

Dispositivo Arria® 10

Dispositivo Cyclone® 10
Ver todos Mostrar menos

5. Depuración

Cómo depurar diseños de interfaz de memoria externa

Para obtener información sobre la depuración de la propiedad intelectual (IP) de la interfaz de memoria externa (EMIF), consulte la siguiente sección de las guías del usuario de PI de EMIF.

Dispositivo Agilex™ 7 Dispositivo Agilex™ 5 Dispositivo Agilex™ 3 Dispositivo Stratix® 10 Dispositivo Arria® 10 Dispositivo Cyclone® 10 Dispositivo
Ver todos Mostrar menos

Cómo utilizar el kit de herramientas de depuración EMIF

Curso de Entrenamiento

Descripción

Kit de herramientas EMIF y kit de herramientas de depuración en chip de interfaces IP de memoria en dispositivos FPGA

Este curso cubre cómo realizar la depuración mediante el kit de herramientas EMIF o el kit de herramientas de depuración en chip, cómo utilizar Traffic Generator 2.0 y configurar varios diseños de interfaces de memoria para que sean compatibles con estas herramientas de depuración.
Ver todos Mostrar menos

Descripción de las características, compatibilidad y accesibilidad del kit de herramientas de depuración EMIF:

Funciones
  • Muestra los márgenes previos y posteriores a la calibración por grupo DQS y pin DQ
  • Genera diagramas de ojos de lectura/escritura por pin DQ (diagrama de ojos 2D)
  • Permite un generador de tráfico personalizable en tiempo real para pruebas/depuración (generador de tráfico 2.0)
  • Captura los márgenes de lectura/escritura durante el tráfico en modo usuario (Márgenes de controlador)

Apoyo
  • Compatible con proyectos de ejemplo de diseño EMIF y diseños EMIF personalizados que contienen una o más interfaces de memoria
  • Compatible con todos los protocolos de memoria

Accesibilidad
  • Accesible a través del software Quartus Prime (Herramientas > Herramientas de depuración del sistema > External Memory Interface Toolkit)
Ver todos Mostrar menos

Script de ejecución de comandos de buzón

Instrucciones paso a paso:

TemaDescripción de dispositivo compatible
Script de buzón de interfaces de memoria externa (EMIF)

Dispositivo Agilex™ 7 serie M

Dispositivo Agilex™ 5

Dispositivo Agilex™ 3

El script de acceso al buzón disponible para permitirle probar la ejecución del comando.

Para obtener instrucciones paso a paso sobre cómo realizar el acceso al buzón, consulte la siguiente guía del usuario:
Ver todos Mostrar menos

Optimización del desempeño del controlador

Para obtener información sobre el desempeño y la eficiencia de los controladores, consulte la siguiente sección de las guías de usuario de propiedad intelectual (IP) de las interfaces de memoria externa (EMIF).

Dispositivo Agilex™ 7

Series F e I

Dispositivo Agilex™ 7

Serie M

Dispositivo Agilex™ 5

Dispositivo Agilex™ 3

Dispositivo Stratix® 10

Dispositivo Arria® 10

 Dispositivo Cyclone® 10
Ver todos Mostrar menos

Recursos adicionales de depuración EMIF

TemaDescripción de dispositivo compatible
Guía del usuario de Traffic Generator 2.0 Dispositivos Agilex™ 7 series F e I El generador de tráfico 2.0 le permite probar y depurar su interfaz de memoria externa a través de patrones de prueba y tráfico personalizables. Consulte la siguiente guía y videos para obtener información detallada sobre cómo utilizar la función Generador de tráfico 2.0.
Video del generador de tráfico de ejemplo EMIF Dispositivo Arria® 10 Aprenda a implementar diferentes patrones de prueba en el generador de tráfico Arria 10 para la interfaz de memoria externa.
Guía de usuario para depurar varias interfaces de memoria Dispositivo Arria® 10 Para obtener instrucciones paso a paso sobre cómo conectar en cadena varias interfaces de memoria para que sea compatible con el kit de herramientas de depuración EMIF, consulte la siguiente guía del usuario.
Ver todos Mostrar menos

6. Cursos de formación

Dispositivo Agilex™ 7

Series F e I

 Dispositivo Stratix® 10

Dispositivo Arria® 10

Dispositivo Cyclone® 10
Ver todos Mostrar menos

Guías de usuario recomendadas adicionales

Para obtener información sobre la propiedad intelectual (PI) de la interfaz de memoria externa (EMIF), consulte las siguientes guías del usuario de PI de EMIF.

Dispositivo Agilex™ 7

Series F e I

Dispositivo Agilex™ 7

Serie M

 Dispositivos Agilex™ 5 y Agilex™ 3 Stratix® dispositivo 10

Dispositivo Arria® 10

Dispositivo Cyclone® 10
Ver todos Mostrar menos

Cómo obtener información sobre problemas conocidos relacionados con EMIF

Para obtener información sobre problemas actuales y conocidos relacionados con la PI de EMIF, consulte la base de conocimientos:

Documentación adicional

Una lista completa de FPGA dispositivos y colecciones de productos categorizados por etapas del ciclo de vida del producto.

Cursos de entrenamiento adicionales para interfaces de memoria externa

Para obtener más información, busque los siguientes recursos: Documentación, Cursos de entrenamiento, Videos, Ejemplos de diseño y Base de conocimiento.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.