Centro para desarrolladores MAX® 10 FPGA
El Centro de desarrolladores de FPGA está organizado en etapas estándar de la industria, lo que le proporciona diversos recursos para completar su diseño FPGA. Cada paso del diseño se detalla en las subsecciones expandibles con enlaces que le permiten seleccionar y moverse entre las diversas series de dispositivos de la Generación 10.
1. Información del dispositivo
Documentación
2. Protocolos de interfaz
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo |
---|
Interfaz de memoria externa |
Guías de usuario/Notas de aplicación |
---|
Ethernet |
Guía del usuario de FPGA Ethernet de triple velocidad IP Core |
Guías del usuario |
---|
DSP |
Guías del usuario |
---|
Incrustado |
Ejemplos de diseño |
Versión |
---|---|
16.0 |
|
16.0 |
3. Planificación del diseño
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo |
---|
Capacitación y videos |
---|
4. Entrada de diseño
Documentación
El software Quartus® Prime Pro Edition ofrece un sintetizador maduro que le permite introducir sus diseños con la máxima flexibilidad. Si es nuevo en estos idiomas, puede usar ejemplos en línea o plantillas integradas para comenzar.
El software Quartus® Prime Pro Edition ofrece plantillas Verilog y VHDL de estructuras de uso frecuente. Para obtener más información sobre el uso de estas plantillas, consulte la sección "Uso de plantillas HDL proporcionadas" del manual de Quartus® Prime Pro.
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Documentación técnica |
---|
Manual Quartus® Prime Standard Edition Volumen 1 Diseño y síntesis |
Aplicación de los beneficios de la red en una arquitectura de chip a FPGA diseño del sistema |
Descargas de software |
---|
Centro de descargas para todas las versiones del software Quartus® Prime |
5. Simulación y verificación
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de aplicación |
---|
Guía del usuario de Quartus® Prime Standard Edition: simulación de terceros |
Inicio rápido de simulación para ModelSim-Intel FPGA Edition |
Simulación del modelo Reed-Solomon con el software Visual IP |
Simulación del modelo de codificador/decodificador turbo con el software de PI visual |
AN 585: depuración de simulación mediante el banco de pruebas de Ethernet de triple velocidad |
6. Implementación y optimización
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo |
---|
Guías de usuario del software Quartus® Prime Pro y Standard |
MAX® CPLD y FPGAs |
7. Análisis de sincronización
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de aplicación |
---|
Libro de recetas del analizador de sincronización Quartus® Prime |
AN 366: Comprensión del tiempo de salida de E/S para dispositivos FPGAs |
AN 433: Restricción y análisis de interfaces sincrónicas de origen |
AN 775: Pautas para la generación de información de tiempo de E/S |
8. Depuración en chip
Documentación
Capacitación y videos |
---|
Depuración en chip de IP de interfaces de memoria en Arria® 10 dispositivos |
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.