Compatibilidad con BSDL
Intel proporciona archivos de lenguaje de descripción de exploración de límites (BSDL) para las especificaciones IEEE Standard 1149.1, IEEE Standard 1149.6 e IEEE Standard 1532. Los archivos BSDL proporcionan una sintaxis que permite que el dispositivo ejecute la prueba de análisis de límites (BST) y la programabilidad en el sistema (ISP). Los archivos BSDL IEEE 1149.1 disponibles en este sitio web se utilizan para la configuración previa del BST. Si desea realizar BST después de la configuración, puede seleccionar las herramientas y las pautas de generación adecuadas para la generación posterior a la configuración de BSDL en la Tabla 1.
Tabla 1. Herramientas y pautas para la generación de archivos BSDL
Herramientas o pautas |
FPGA |
CPLD |
Dispositivos de configuración |
|---|---|---|---|
| Generador de BSDL posterior a la configuración | ® Intel Agilex 7 | - | |
Stratix®, Stratix® GX, Stratix® II, Stratix® II GX, Stratix® III |
MAX® 3000, MAX® 7000, MAX® II |
EPC |
|
Stratix® IV, Stratix® V |
MAX® V |
- |
|
- |
MAX V |
- |
|
Intel® Stratix® 10 |
- |
- |
|
Intel® Arria® 10 |
- |
- |
|
Intel® MAX® 10 |
- |
- |
|
Intel® Cyclone® 10 LP, Intel® Cyclone® 10 GX |
- |
- |
Documentos relacionados
- AN 39: pruebas de análisis de límites de IEEE 1149.1 (JTAG) en dispositivos de Intel® FPGA
- Pruebas de análisis de límites de IEEE 1149.1 (JTAG) para dispositivos MAX II
- JTAG y programabilidad en el sistema en MAX dispositivos V
- Pruebas de análisis de límites de IEEE 1149.1 (JTAG) para dispositivos Cyclone II
- Pruebas de exploración de límites de IEEE 1149.1 (JTAG) en dispositivos Stratix II y Stratix II GX
- Pruebas de análisis de límites de IEEE 1149.1 (JTAG) en dispositivos Stratix III
- Pruebas de análisis de límites de JTAG en dispositivos Stratix IV
- Pruebas de exploración de límites de IEEE 1149.1 (JTAG) para dispositivos Cyclone III
- Pruebas de análisis de límites de IEEE 1149.1 (JTAG) para dispositivos Arria GX
- Pruebas de análisis de límites JTAG en dispositivos Arria II
- MorphIO: Documento técnico sobre la reconfiguración de E/S para dispositivos Intel FPGA
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.