Asistencia Intel® FPGA BSDL
Intel® proporciona archivos de lenguaje de descripción de exploración de límites (BSDL) para las especificaciones de los estándares IEEE 1149.1, 1149.6 e IEEE 1532, según el dispositivo programable.
Introducción
Los archivos de lenguaje de descripción de exploración de límites (BSDL) proporcionan una sintaxis que permite que el dispositivo ejecute pruebas de exploración de límites (BST) y programabilidad en el sistema (ISP). Los archivos IEEE BSDL disponibles en este sitio web se utilizan para BST de preconfiguración. Puede utilizar el archivo BSDL independientemente del grado de velocidad o temperatura del dispositivo.
Para BST posterior a la configuración, se proporcionan herramientas y pautas de generación en la sección de Herramientas BSDL.
Los modelos BSDL se prueban con las herramientas disponibles en el momento del lanzamiento. Los archivos BSDL se comprueban de sintaxis utilizando las herramientas disponibles de los siguientes proveedores: JTAG Technologies, ASSET Intertech - Agilent Technologies, Corelis, GOEPEL Electronic y Temento Systems.
Modelos IEEE 1149.6
Intel proporciona los siguientes modelos de IEEE 1149.6 BSDL para las familias de dispositivos enumeradas para las pruebas de exploración de límites previos a la configuración (BST). Los modelos son compatibles con el estándar IEEE 1149.6, con la excepción de que la instrucción SAMPLE no es compatible con todos los pines HSSI. Los modelos son específicos de densidad y paquete. Puede utilizar el modelo BSDL independientemente del grado de velocidad o temperatura del dispositivo. Visite las colecciones de la familia de dispositivos BSDL vinculadas para acceder a los modelos BSDL.
Familia de dispositivos1 |
Prefijo de número de pieza |
|---|---|
AGF, AGI, AGM |
|
Intel® Stratix® 10 (consulte también IEEE 1149.1 para HPS) |
1S |
Intel® Arria® 10 (consulte también IEEE 1149.1 para HPS) |
10A |
10CX |
|
5S |
|
5AGZ |
|
EP4CGX |
|
EP2AGX |
|
Notas:
|
|
Modelos IEEE 1149.1
Intel proporciona los siguientes modelos de IEEE 1149.1 BSDL para las familias de dispositivos enumeradas para las pruebas de exploración de límites (BST) previas a la configuración. Los modelos son específicos de densidad y paquete. Puede utilizar el modelo BSDL independientemente del grado de velocidad o temperatura del dispositivo. Visite las colecciones de la familia de dispositivos BSDL vinculadas para acceder a los modelos BSDL.
Familia de dispositivos1 |
Tipo |
Prefijo de número de pieza |
|---|---|---|
® Intel Stratix 10 SX/ST HPS (véase también IEEE 1149.6) |
FPGA/HPS |
1SX/1ST |
FPGA |
EP4S |
|
FPGA |
EP3S |
|
® Intel Arria 10 (véase también IEEE 11.49.6) |
FPGA/HPS |
10AS |
FPGA |
5A |
|
| Arria® II GX | FPGA | EP2AGX |
FPGA |
EP2AGZ |
|
FPGA |
10CL |
|
FPGA |
5C |
|
FPGA |
EP4C |
|
FPGA |
EP3C |
|
FPGA |
EP2C |
|
FPGA |
10 millones |
|
CPLD |
5 millones |
|
CPLD |
EPM |
|
Config |
EPC |
|
Notas:
|
||
Modelos y herramientas IEEE 1532
Intel proporciona los siguientes modelos de IEEE 1532 BSDL para las familias de dispositivos enumeradas para las pruebas de exploración de límites (BST) previas a la configuración. Los modelos son específicos de densidad y paquete. Puede utilizar el modelo BSDL independientemente del grado de velocidad o temperatura del dispositivo. Visite las colecciones de la familia de dispositivos BSDL vinculadas para acceder a los modelos BSDL.
Necesitará un archivo IEEE 1532 BSDL (algoritmo de programación) y un archivo configurable en el sistema (ISC) (datos de programación) para ejecutar la programabilidad en el sistema (ISP).
Puede obtener métodos para generar el archivo ISC en el Manual de referencia de archivos de configuración de Intel® Quartus® Prime Pro Edition, capítulo sobre GENERATE_CONFIG_ISC_FILE.
Familia de dispositivos1 |
Prefijo de número de pieza |
|---|---|
10 millones |
|
5 millones |
|
EPM |
|
EPC |
|
Notas:
|
|
Herramientas de conversión de SVF a ISC
Los scripts TCL se utilizan para generar archivos ISC (en configuración del sistema) mediante archivos SVF (formato vectorial serie).
Herramienta específica del dispositivo |
Descripción |
|---|---|
| El ISC utilizará para programar el MAX10 utilizando el archivo IEEE 1532 BSDL. El usuario debe descargar el archivo IEEE 1532 y también el archivo ISC para programar los dispositivos MAX10. | |
| Este script está dirigido solo a dispositivos MAX V. Para programar el dispositivo MAX V utilizando el estándar IEEE 1532, los usuarios necesitan el archivo ISC además del archivo IEEE 1532 BSDL. Este script TCL es para generar el archivo ISC (en configuración del sistema) a partir del archivo SVF (formato de vector serie). | |
EPC (dispositivos de configuración) Convertidor de SVF a ISC |
Para programar el dispositivo EPC utilizando IEEE1532 estándar, el usuario también necesitará el archivo ISC además del archivo IEEE1532 BSDL, que describirá los datos o el diseño del usuario. Por lo general, los usuarios obtendrán el archivo ISC de Quartus, pero actualmente Quartus no admite la generación de archivos ISC para dispositivos EPC debido a algunas razones. Será compatible con Quartus 4.2. Hasta entonces, el usuario podrá utilizar el script svf2isc para generar el archivo ISC necesario para realizar la programación. |
Herramientas BSDL para la configuración posterior a BST
Para las pruebas de exploración de límites (BST) posteriores a la configuración, se utiliza un script TCL para generar el archivo BSDL posterior a la configuración basado en el diseño y la asignación de pines del archivo PIN de Quartus® Prime. Los recursos son específicos de la familia de dispositivos e incluyen la herramienta de script de generación y la documentación.
| Familia de dispositivos1 | Prefijo de número de pieza |
|---|---|
Intel Agilex® 7 Generador de BSDL posterior a la configuración de las series F e I |
AGF, AGI |
| Intel® Stratix® 10 Creador de BSDL posterior a la configuración | 1S |
| Intel® Arria® 10 Generador BSDL post-configuración | 10A |
| Intel® Cyclone® generador de BSDL post-configuración de 10 LP, Intel® Cyclone® 10 GX | 10CL, 10CX |
| Intel® MAX® 10 Creador de BSDL posterior a la configuración | 10 millones |
| Generador BSDL post-configuración de MAX® V | 5 millones |
Generación de archivos BSDL en Quartus® II (Stratix® V, Stratix® IV, Arria® V, Arria® II, Cyclone® V, Cyclone® IV, Cyclone® III LS y MAX® V) |
5S, EP4S, 5A, EP2A, 5C, EP4C, EP3C, 5M |
| Personalizador BSDL (Stratix® III, Cyclone® III, Cyclone® II MAX® II) | EP3S, EP3C, EP2C, EPM |
Notas: 1. Para familias de dispositivos heredados, visite las respectivas colecciones de compatibilidad de productos y dispositivos Intel® FPGA legados. |
|
Documentación relacionada
- Ver todas las notas de aplicación de JTAG
- Documentación Intel Agilex® 7 JTAG
- Documentación de Intel® Stratix® 10 JTAG
- Documentación de Intel® Arria® 10 JTAG
- Documentación de Intel® Cyclone® 10 GX JTAG
- Documentación JTAG de Intel® Cyclone® 10 LP
- Documentación de Intel® MAX® 10 JTAG
- Documentación JTAG de Stratix® V
- Stratix® Documentación JTAG IV
- Documentación de Stratix® III JTAG
- Documentación de Arria® V JTAG
- Documentación de Arria® II JTAG
- Documentación JTAG de Cyclone® V
- Cyclone® Documentación de JTAG IV
- Documentación de Cyclone® III JTAG
- Documentación de Cyclone® II JTAG
- Documentación JTAG de MAX® V
- Documentación de MAX® II JTAG
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.