Ejemplos de diseño Intel® FPGA
Los ejemplos de diseño de Intel® ofrecen soluciones eficientes para desafíos de diseño comunes. Estos diseños se pueden utilizar como punto de partida para el desarrollo con su sistema único y están disponibles utilizando muchas funciones como filtros, funciones aritméticas, detección/corrección de errores, modulación/demodulación, y procesamiento de video e imagen.
También hay ejemplos de diseño disponibles en la tienda de diseño para FPGAs y RocketBoards.org Intel®.
El objetivo de este ejemplo es mostrar la manera de restricción de la TSE_RGMII. Se puede ejecutar en 3 velocidades diferentes que son 10 MHz, 100 MHz y 1000 MHz.
El ejemplo del algoritmo fractal OpenCL Mandelbrot proporciona un kernel que implementa el algoritmo fractal Mandelbrat, así como una aplicación host que muestra los resultados en la pantalla.
Descubra los archivos de descarga, los requisitos del sistema y las características del diseño de referencia de DSP Serial RapidIO to TI 6482 en esta guía del equipo de asistencia de Intel.
El protocolo PCI Express* (PCIe*) es un protocolo serie de alto desempeño, escalable y con muchas características, con velocidades de transferencia de datos de 2,5 gigatransferencias por segundo (GT/s) a 16,0 GT/s.
2/16/2023
Descripción general y características del control del motor multichiste drive-on-a-chip | Intel
El diseño de referencia del motor de unidad en un chip Intel es un sistema de unidad integrado en un solo Cyclone V SoC o Intel MAX 10. Obtenga más información en esta guía.
Busque en la colección de contenidos de Intel guías de desarrollo, entrenamiento, descargas de software y kits de software para obtener FPGA SDK para OpenCL.
8/11/2022
Ram de doble puerto VHDL: VHDL de RAM de doble puerto true con ejemplo de reloj único | Intel
Este ejemplo describe un diseño de RAM síncrono de 8 bits de 64 bits y verdadero de doble puerto con cualquier combinación de operaciones de lectura o escritura independientes en el mismo ciclo de reloj en VHDL.
Este ejemplo describe un diseño de RAM sincrónica de reloj doble de 64 bits x 8 bits con diferentes direcciones de lectura y escritura en VHDL. Obtenga más información sobre el diseño síncrono de Intel.
Este ejemplo de diseño de registro de desplazamiento VHDL 1x64 describe un registro de desplazamiento largo de un solo bit amplio de 64 bits en VHDL. Obtenga más información sobre este diseño de Intel.
Este ejemplo describe un diseño de RAM de un solo puerto de 64 bits x 8 bits con direcciones de lectura y escritura comunes en VHDL. Obtenga más información sobre este diseño de Intel.
Este ejemplo describe un árbol de agregador binario de 16 bits en VHDL. Los dispositivos con tablas de búsqueda de 4 entradas en elementos lógicos (LE) pueden mejorar el desempeño con una estructura de árbol de agregador binario.
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.