Ethernet
Los protocolos de interfaz permiten la conectividad de chip a chip, placa a placa o caja a caja en los diseños de sistemas. Las soluciones de propiedad intelectual (IP) de protocolo de Intel y nuestros socios satisfacen las necesidades de un amplio espectro de aplicaciones y aprovechan los transceptores integrados en nuestros dispositivos FPGA y ASIC. Las soluciones de protocolo de interfaz se ofrecen como núcleos DE PI legibles y diseños de referencia, así como megafunciones sin costo y ejemplos de diseño.
Visite la sección Protocolos de transceptores para obtener más información sobre los transceptores integrados y sus soluciones de protocolo de interfaz compatibles.
Ejemplos de diseño |
Dispositivo focalizado |
Kits de desarrollo compatibles |
Compatible con Qsys |
Versión de Quartus® II |
|---|---|---|---|---|
Cyclone® II, Cyclone III, Cyclone III LS, Cyclone IV GX, Stratix® II, Stratix II GX, Stratix III, Stratix IV, Arria® GX, Arria® II GX |
Kit de desarrollo Stratix IV GX FPGA, kit de desarrollo FPGA Arria II GX |
- |
10.1 |
|
Stratix IV GX |
Kit de desarrollo Stratix IV GX FPGA |
✓ |
12.1 |
|
Cyclone III, Stratix IV GX |
Kit de evaluación integrada Nios II (NEEK), Cyclone III Edición, Kit de desarrollo de sistemas integrados, Cyclone III Edition, Kit de desarrollo de FPGA Stratix IV GX, Kit de desarrollo CV GT FPGA |
✓ |
12.0 |
|
Cyclone III |
Kit de desarrollo de sistemas integrados, Cyclone III Edition, kit de desarrollo Stratix IV GX FPGA |
- |
13.1 |
|
Cyclone III |
Kit de evaluación integrada Nios II (NEEK), edición Cyclone III |
- |
10.1 |
|
TSE: Implemente la secuencia de reinicio en TSE utilizando ALTGX como transceptor |
Stratix IV GX |
- |
- |
9.1 SP1 |
TSE: Implemente la secuencia de reinicio en TSE utilizando ALTLVDS como transceptor |
Stratix IV GX |
- |
- |
9.1 SP1 |
TSE: Creación de instancias de TSE con ALTGX externo / ALTLVDS |
Stratix IV GX , Arria II GX |
- |
- |
9.1 SP1 |