Ejemplos de diseño Intel® FPGA

Busque Altera colección de contenido de guías de desarrollo, entrenamiento, descargas de software y kits de software para FPGA.

Los ejemplos de entrada y herramienta de diseño de Intel ofrecen soluciones eficientes para desafíos comunes de diseño

Descubra los archivos de descarga, los requisitos del sistema y la información de asistencia para la solución de seguridad de diseño FPGA con un diseño de referencia de dispositivo de memoria segura.

Este ejemplo describe un árbol de agregador binario de 16 bits en VHDL. Los dispositivos con tablas de búsqueda de 4 entradas en elementos lógicos (LE) pueden mejorar el desempeño con una estructura de árbol de agregador binario.

En este ejemplo se describe un diseño de adicionador/deor de 8 bits de dos entradas en VHDL. La unidad de diseño cambia dinámicamente entre operaciones de suma y de ajuste.

El ejemplo vhdl 8x64 Shift Register with Taps describe un registro de desplazamiento largo de 8 bits ancho y de 64 bits con tomas igualmente espaciados en VHDL. Obtenga más información de Intel.

Esta plantilla muestra cómo inferir bloques de procesamiento de señal digital (DSP) con diferentes características del código VHDL. Recomendado para dispositivos FPGA Stratix III y Stratix IV.

Los ejemplos de diseño MAX II y MAX CPLD demuestran diversas características de las familias de CPLD MAX II y MAX de bajo consumo de energía que utilizan el software Quartus II o MAX+PLUS II.

Intel proporciona una variedad de muestras de diseño listas para usar, como ejemplos de diseño de Ethernet, a fin de ofrecer soluciones eficientes para su aplicación.

Intel proporciona una variedad de muestras de diseño listas para usar, como ejemplos de diseño en serie de interfaz para ofrecer soluciones eficientes para su aplicación.

El objetivo de este ejemplo es mostrar la manera de restricción de la TSE_RGMII. Se puede ejecutar en 3 velocidades diferentes que son 10 MHz, 100 MHz y 1000 MHz.

El flujo de activación basado en el estado le permite definir un flujo de activación personalizado para organizar las condiciones de activación. Estos ejemplos muestran plantillas para situaciones de flujo de activación comunes.