Centro de desarrolladores de SoC FPGA Bare-Metal

1. Requisitos previos

Cree su cuenta Mi Intel

• Cree su cuenta Mi Intel desde la página Mi Intel.
• Su cuenta Mi Intel le permite presentar solicitudes de servicio, registrarse para clases, descargar software, acceder a recursos, cursos de entrenamiento y mucho más.

Consideraciones de diseño

¿Qué es Bare-metal?

• Bare metal representa las interfaces de registro reales y las características de hardware del sistema de procesador.
  
• El desarrollo sin software instalado utiliza un entorno de tiempo de ejecución de software que no utiliza un sistema operativo ni un RTOS.
• En configuraciones sin software instalado, se puede utilizar el HPS de SoC FPGAs. Altera ofrece HWLIBs que consisten en API de alto nivel y macros de bajo nivel que le permiten ejercitar la mayoría de los periféricos HPS.

¿Por qué Bare-metal?

• Las ventajas de utilizar un enfoque sin software instalado son:
• Control absoluto del hardware
• Mayor eficiencia
• Tamaño mínimo (tanto flash como memoria física)
• Sin dependencia de otros códigos fuente o bibliotecas
• Más fácil de probar formalmente la corrección y realizar un análisis de cobertura de código
• Otras razones para seleccionar el desarrollo de metal desnudo son:
• Necesidad de llevar a cabo la puesta en marcha de la placa y centrarse en un periférico a la vez
• Necesidad de reutilizar código heredado existente que ya está desarrollado como bare-metal
• Falta de experiencia con un sistema operativo o RTOS

Consideraciones sobre el software instalado

Para desarrollar una aplicación sin software instalado para el HPS, debe estar familiarizado con el desarrollo de capacidades de tiempo de ejecución para asegurarse de que la aplicación hace un uso eficaz de los recursos disponibles en el subsistema de la CPU. A continuación se muestran ejemplos de lo que puede ser necesario:

• Conocimiento profundo de la plataforma de hardware
  
• Desarrollo de capacidades de tiempo de ejecución para administrar el proceso entre el núcleo y el subsistema de caché si desea utilizar completamente el subsistema de CPU, ya que una aplicación sin software instalado típica utiliza un solo núcleo
• Desarrollar capacidades para administrar y programar procesos, manejar comunicaciones entre procesos y sincronizar eventos dentro de su aplicación

Si su proyecto programado no permite realizar un esfuerzo para familiarizarse con los puntos anteriores, se recomienda que considere la posibilidad de utilizar una solución comercial de Linux* o RTOS.

Diagrama de flujo de diseño

A continuación se muestra el diagrama de flujo de diseño típico para el desarrollo sin software instalado:

A continuación se presenta un resumen del flujo:

• Comience con un diseño de hardware, que incluya:
• Configuración de HPS: configuración de reloj, multiplexación y configuración de pin, configuración de DDR, periféricos conectados, etc.
• Contenido del tejido de FPGA: núcleos IP instanciados en el FPGA, pin de FPGA, controlador de memoria y configuración de bucle de bloqueo de fase (PLL)
• El diseño de hardware se compila con las herramientas de FPGA Complete Design Suite, que generan los siguientes archivos:

• Archivo SOF: se utiliza para configurar la estructura de FPGA a través de varios métodos: programador externo, flash externo, cargador de arranque HPS o incluso aplicación HPS
• Handoff: contiene la información utilizada por el generador del cargador de arranque de la segunda etapa para crear el cargador de arranque que se utilizará en el HPS
• Archivo SOPCINFO: se puede utilizar para crear automáticamente archivos de encabezado con las direcciones IP soft FPGA
• Archivo SVD: contiene información sobre los registros de IP soft de FPGA para que el depurador de ARM* Development Studio 5* (DS-5*) SoC FPGA Edition pueda mostrarlos en un formato fácil de usar durante la depuración
• El usuario escribe código fuente personalizado, con la ayuda de los HWLIBs, y potencialmente utilizando los archivos de encabezado de dirección IP FPGA
• El usuario compila la aplicación sin software instalado con la ayuda de los compiladores sin software instalado
• El usuario depura la aplicación completa mediante el sistema integrado en chip ARM DS-5 FPGA Edition

2. Primeros pasos

Seleccione la placa objetivo

• Le recomendamos que comience su desarrollo con un kit de desarrollo de SoC proporcionado por Altera porque los ejemplos sin software instalado de introducción están dirigidos a ejecutarse en esas placas.
• Para ver las placas de FPGA SoC disponibles, visite FPGA Boards.

Instalar SoC FPGA EDS

• El dispositivo de sistema integrado en chip FPGA EDS proporciona herramientas esenciales que se requieren para todo el desarrollo de FPGA de sistema integrado en chip, incluido el software instalado. Consulte el FPGA de software y herramientas integrados para sistemas integrados en chip para obtener más información.
• Descargue SoC FPGA Embedded Development Suite (SoC EDS) Pro Edition del Centro de descargas de FPGA.
• Proceso de instalación e instalación de las herramientas para SoC FPGA EDS.
• Si ARM DS-5 SoC FPGA Edition se utiliza para depurar y/o rastrear aplicaciones sin software instalado, deberá obtener una licencia. La licencia normalmente se incluye con la compra del SoC FPGA Development Kit. Consulte las instrucciones de configuración de la licencia de la guía de usuario de SoC FPGA Embedded Development Suite (SoC EDS).

Seleccione Herramientas de compilación

• El SoC FPGA EDS ofrece las siguientes herramientas de construcción sin software instalado:
• Versión SoC FPGA de Mentor CodeSourcery: basada en GCC, no se requiere licencia
• ARM Compiler 5: licencia incluida con la licencia de SoC FPGA EDS
• Se pueden utilizar otros conjuntos de herramientas de compilación destinados a plataformas ARM: vaya al ecosistema para obtener dispositivos FPGA de FPGA y SoC.
• Los proyectos de ejemplo de introducción están disponibles para los compiladores GCC y ARMCC proporcionados como parte del SoC FPGA EDS.

Seleccione las herramientas de depuración y seguimiento

• El SoC FPGA EDS incluye ARM DS-5 SoC FPGA Edition, que es totalmente compatible con la depuración y el rastreo de programas sin software instalado; se requiere licencia
• Los proyectos de ejemplo introductorios utilizan ARM DS-5 SoC FPGA Edition para la depuración y el seguimiento

Ejercite la aplicación Getting Started

• Hay disponible un ejemplo de aplicación de introducción para dispositivos Cyclone® V, Arria® V y Arria® 10, que admite compiladores ARMCC y GCC.
• La aplicación de ejemplo ejercita lo siguiente:
• HPS SDRAM, MMU, cachés,
• Temporizadores HPS, interrupciones
• Puentes HPS a FPGA
• FPGA IP soft: SysID
• FPGA interrupciones
• Encuentre la documentación y las descargas en la versión que necesita en Rocketboards.org sobre el tema SoCEDS y ARM Development Studio.

3. Crear tu propio proyecto

Tipos de proyectos sin software instalado

Hay dos tipos diferentes de proyectos que pueden ser gestionados por el ARM DS-5 SoC FPGA Edition:

• Proyectos basados en makefile: el proyecto se gestiona editando manualmente el makefile, y el ARM DS-5 SoC FPGA Edition solo llama a "make all" y "make clean" en ese makefile para construir y limpiar su proyecto, respectivamente.
  
• Proyectos basados en plugins: ARM DS-5 SoC FPGA Edition gestiona completamente su proyecto, incluidos los archivos para compilar, las opciones de compilador, la creación y la limpieza.

La ventaja de un proyecto basado en makefile es que puede invocar cualquier otra herramienta, no solo el compilador bare-metal, ofreciendo así más flexibilidad. La única ventaja de usar un proyecto basado en complementos es que se puede acceder fácilmente a la configuración desde la interfaz gráfica ARM DS-5 SoC FPGA Edition en lugar de editar el archivo makefile con un editor de texto.

Método recomendado para crear su propio proyecto

Recomendamos comenzar a usar el script proporcionado para crear automáticamente su proyecto basado en complementos o en makefile .

El script realiza las siguientes acciones:

• Crear carpeta de proyecto
• Cree un archivo de proyecto C, con toda la configuración de compilación necesaria
• Cree un archivo main.c simple, que simplemente imprime un mensaje de "hola mundo"
• Traiga todos los archivos HWLIBs relevantes
• Cree el archivo system.h con las direcciones base de los periféricos de estructura FPGA (requiere que primero se instale el software Quartus® Prime, de lo contrario se omitirá este paso)
• Crear una configuración de depuración para depurar la aplicación
• Crear una configuración de depuración para ejecutar el cargador de arranque [opcional]
• Crear un lanzador de herramientas externo para configurar FPGA estructura a partir del sistema integrado en chip ARM DS-5 FPGA Edition [opcional]
• Cree un iniciador de herramientas externo para volver a generar el archivo system.h cuando sea necesario [opcional]

Tenga en cuenta que todos los proyectos de introducción descritos en la sección Introducción se crearon con este método.

Métodos alternativos para crear un proyecto

También puede crear sus propios proyectos utilizando las siguientes alternativas:

• Opción 1: Cree manualmente un archivo make, luego consulte Arm* Development Studio* for SoC FPGA Edition para encontrar instrucciones para crear el proyecto en ARM DS-5 SoC FPGA Edition como un proyecto basado en makefile . Crear manualmente el archivo makefile está más allá del alcance de esta guía y requiere que se familiarice con todas las herramientas de compilación y sus opciones. Si se requiere un archivo make, el método recomendado es utilizar el script proporcionado para crearlo.
  
• Opción 2: Crear manualmente un proyecto basado en plugins desde cero. Consiste en reproducir manualmente el procedimiento que sigue el script proporcionado para crear el proyecto. Tenga en cuenta que el script ofrece más características y es el método recomendado para crear el proyecto. Esta opción está documentada solo como referencia.
• Opción 3: Comience con un proyecto existente y modifíquelo para adaptarlo a sus necesidades. Esto se puede hacer especialmente para pruebas y experimentos cortos, pero este método no se recomienda.

4. Ejemplos

Introducción a las aplicaciones completas

Tabla A. Focalización de las placas de desarrollo de SoC y ejercicio:

• HPS SDRAM
  
• HPS MMU y cachés
• Temporizador HPS, con interrupciones
• FPGA IP: SysID y PIO: botones, conmutadores de paquete en línea dual (DIP) y LED
• FPGA interrupciones

Ejemplos sin software instalado incluidos con el SoC FPGA EDS

Tabla B. Dirigido a las placas de desarrollo de SoC y disponible en <SoC FPGA carpeta de instalación>\embedded\examples\software\:

Ejemplos adicionales sin software instalado

Tabla C. Focalización en placas de desarrollo de SoC y disponible en la página Ejemplos de diseño, todas ellas con el compilador GCC:

Cómo iniciar aplicaciones completas en Cyclone® V FPGAs

Consulte la Nota de aplicación 709, capítulo Ejemplos de arranque, para obtener ejemplos sobre el arranque de una aplicación sin software instalado del sistema integrado en chip Cyclone® V desde:

• SD/MMC
  
• QSPI
• FPGA

5. Recursos adicionales

Recursos de asistencia

¡La ayuda está a solo un clic de distancia! Los recursos de asistencia le proporcionan recursos técnicos en línea, desde clases de entrenamiento hasta ejemplos de diseño y foros, que lo guían a través de cada paso del proceso de diseño.

Knowledge base

La base de conocimientos proporciona un gran número de soluciones de asistencia, artículos de referencia, mensajes de error y guías de solución de problemas, y también se puede buscar completamente.

Comunidad

Community es un sitio web comunitario que permite la colaboración entre FPGA usuarios. Consulte las secciones "Embedded Design Suite (EDS)" y "SoC Discussion". Utilice el motor de búsqueda para encontrar material relevante. También se le anima a actualizar y contribuir.

Clases de entrenamiento

A continuación se presentan las clases de capacitación fundamentales que puede tomar antes de comenzar su desarrollo completo.

Aprendizaje - Guía del usuario de SoC FPGA EDS

La Guía del usuario de SoC EDS es un documento fundamental que describe todas las herramientas y componentes de SoC FPGA EDS. Recomendamos encarecidamente revisar las siguientes secciones relevantes para el desarrollo de metal desnudo:

Aprendizaje: guías introductorias de SoC FPGA EDS

Las guías de inicio de SoC EDS en el FPGA Wiki son un conjunto de instrucciones básicas fundamentales para ayudarlo a comenzar fácilmente con el SoC FPGA EDS.

Documentación y recursos adicionales

Manuales de referencia técnica

Los manuales de referencia técnica contienen descripciones detalladas del hardware, incluido el comportamiento, las direcciones base, la asignación de interrupciones y los registros de control/estado de todos los periféricos.

Páginas de documentación del sistema integrado en chip

Las páginas de documentación del sistema integrado en chip proporcionan convenientemente una única ubicación para acceder a toda la documentación relevante del sistema integrado en chip, como manuales de referencia técnica, hojas de datos y notas de aplicación.

Recursos adicionales

Enlaces relacionados

• Centro de desarrolladores de software integrado
• Recursos de diseño FPGA
• FPGA herramientas de desarrollo
• Placas de cohetes