No hay una vista previa disponible para este registro. Utilice las opciones disponibles “descargar” o “ver” para interactuar con el material
No hay una vista previa disponible para este registro. Utilice las opciones disponibles “descargar” o “ver” para interactuar con el material
Descripción
Configura y habilita ECC para RAM en chip, SD/MMC, interfaz periférica en serie cuádruple (SPI), DMA y caché L2. Inyecta errores de bit simple/doble y configura las interrupciones para las detecciones de errores de bit simple/doble.