Debido a un problema en el software Quartus® II, el analizador de tiempo TimeQuest puede calcular un cambio de fase incorrecto para el reloj de salida PLL. Este problema se produce en diseños Arria® V, Cyclone® V y Stratix® V cuando se utiliza derive_pll_clocks
con un desplazamiento de fase distinto de cero en el reloj de referencia PLL.
Para evitar este problema, realice una de las acciones siguientes:
- Utilice el ajuste de desplazamiento de fase en el reloj de salida en lugar de cambiar de fase el reloj de referencia en el PLL.
- Restrinja las salidas de PLL utilizando la
create_generated_clock
restricción en lugar de usarderive_pll_clocks.