Este ejemplo describe un árbol de agregador ternario con parámetros en Verilog HDL. Para los dispositivos que contienen tablas de búsqueda grandes como estructuras lógicas combinadas en elementos lógicos (LE) como Stratix® II, la estructuración de árboles adicionales como árboles agregadores ternarios puede dar una mejora significativa del desempeño.
Descargue los archivos utilizados en este ejemplo:
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .
Tabla 1. Listado de puertos del árbol del agregador Ternary
| del tipo de | nombrede | puerto |
|---|---|---|
| A, B, C, D, E | Entrada | Entradas con parámetros para el árbol de agregador |
| CLK | Entrada | Reloj |
| SALIDA | Salida | Salida con parámetros del árbol de agregador |