Los siguientes ejemplos proporcionan instrucciones para implementar funciones con Verilog HDL. Para obtener más información sobre la asistencia de Verilog, consulte Intel® Quartus® Ayuda del software Prime.
Para obtener más ejemplos de diseños de Verilog para dispositivos Intel, consulte el capítulo de estilos de codificación HDL recomendados de las guías de usuario de Intel Quartus Prime Software. También puede acceder a ejemplos de Verilog HDL desde las plantillas de idioma en el software Intel Quartus Prime.
Funciones del procesador integrado Verilog
Funciones de comunicación de Verilog
Funciones aritméticas de Verilog
Bus Verilog y funciones de E/S
Funciones de procesamiento de señales digitales (DSP) de Verilog
- Plantilla HDL Verilog para inferencia de bloques DSP en Stratix III y IV FPGAs
- Lograr una ganancia de nivel en el par de punto flotante de bloque IFFT+FFT
- Recarga defilacional para compilador FIR
- FFT con longitud de transformación de punto 32K
- Multiplicador firmado con E/S registrada
- Multiplicador-agregado firmado
- Multiplicador sin firma
- Acumulador multipier sin firma
Ejemplos de Verilog HDL
Intel proporciona ejemplos de diseño Verilog HDL como archivos ejecutables descargables o mostrados como texto en su navegador web. Seleccione el enlace del archivo ejecutable para descargar el archivo en el disco duro. Para utilizar ejemplos de Verilog HDL que se muestran como texto en su Intel Quartus software Prime, copie y pega el texto de su navegador web en el Editor de texto. Asegúrese de que el nombre de archivo del archivo de diseño Verilog HDL (.v) corresponda al nombre de la entidad en el ejemplo. Por ejemplo, si el nombre de la entidad es myram, guarde el archivo como myram.v.