Este ejemplo describe un árbol de adicionador binario de 16 bits en Verilog HDL. Para los dispositivos con tablas de búsqueda de 4 entradas en elementos lógicos (LE), el uso de una estructura de árbol de agregador binario puede mejorar significativamente el desempeño.
Descargue los archivos utilizados en este ejemplo:
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .
La Tabla 1 enumera los puertos en el diseño del árbol de agregador binario.
Tabla 1. Listado de puertos del árbol de agregados binarios
| del tipo de | nombrede | puerto |
|---|---|---|
| A[15:0], B[15:0], C[15:0], D[15:0], E[15:0] | Entrada | Entradas de datos de 16 bits |
| Clk | Entrada | Entrada de reloj |
| salida[15:0] | Salida | Salida de datos de 16 bits |