ID del artículo: 000094431 Tipo de contenido: Resolución de problemas Última revisión: 26/01/2024

¿Por qué se produce un error al escribir en la memoria RAM M20K después de una operación de reconfiguración parcial?

Entorno

    Intel® Quartus® Prime Pro Edition
    Memoria en chip (RAM o ROM) FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 23.1 y anteriores, es posible que vea un error de escritura de RAM M20K después de una operación de reconfiguración parcial (PR).

Este problema se debe a fallos de reloj en el MUX del reloj compartido entre las regiones de diseño estática y PR durante la secuencia de reconfiguración parcial. Este problema sólo se produce en Intel Agilex® 7 dispositivos serie F/I.

Resolución

Este problema se solucionó a partir de la versión 23.2 del software Intel® Quartus® Prime Pro Edition.

La herramienta solucionará automáticamente los problemas de contención y flotación en el reloj MUX para evitar el bloqueo de M20K durante la reconfiguración parcial.

Nota: En Intel® Quartus® versión 23.2 del software Prime Pro Edition hay un par de escenarios que pueden causar fallas funcionales M20K durante la operación de PR. Para obtener la última actualización, consulte la KDB: ¿Por qué fallan las escrituras en un M20K después de una reconfiguración parcial?

Productos relacionados

Este artículo se aplica a 2 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie F
FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.