Es posible que vea este error al utilizar los Intel® FPGA IP PLL con Stratix® V, Arria® V y Cyclone® dispositivos V, y al especificar cambios de fase para múltiples relojes de salida. La PI podría mostrar este error si no se puede alcanzar una o más configuraciones de cambio de fase. Sin embargo, también puede enumerar la configuración de Cambio de fase real que también no es válida.
Para obtener la configuración de cambio de fase lo más cerca posible de lo que desea para múltiples frecuencias de reloj de salida, utilice la opción Habilitar salida física e ingrese manualmente los valores de contador M y N para lograr una frecuencia de VCO que le permita alcanzar las frecuencias de salida requeridas, así como una resolución de paso de fase adecuada.