Descripción
La señal tx_cal_busy no se afirmará si la calibración ATX PLL se inicia a través de la interfaz de mapeo de memoria Avalon en dispositivos Arria® V GZ y Stratix® V GX/GT.
La señal tx_cal_busy solo se afirma en la calibración inicial del tiempo de ejecución o si restablece el controlador de reconfiguración.
Para determinar si el proceso de calibración de ATX PLL ha finalizado, puede leer el control y el registro de estado de ATX PLL. El estado ocupado es el bit 8 del registro de control y estado en el desplazamiento de dirección 7'h32.
Resolución
Este problema se solucionó a partir de la guía de usuario del núcleo PI PHY del transceptor de serie V versión 14.1.