Optimice su diseño con la memoria LPDDR5 utilizando Agilex™ 5 FPGA video de demostración de la serie D

Descargar

Agilex™ 5 FPGA D-Series and E-Series Agilex™ 5 FPGA and SoC FPGA D-Series Support

834968
2024-10-02
Public

Descripción

Obtenga información sobre la nueva IP de interfaces de memoria externa (EMIF), configure la IP de LPDDR5 EMIF y los parámetros avanzados y, a continuación, genere un diseño de ejemplo en dispositivos Agilex™ 5 FPGA serie D.