Reconfiguración parcial para dispositivos Intel FPGA: introducción y asignaciones de proyectos

Descripción

Esta capacitación es parte 1 de 4. La función de reconfiguración parcial (PR) que se encuentra en los dispositivos Intel® FPGA le permite, en cualquier momento durante el funcionamiento normal, reemplazar partes funcionales de su diseño con una lógica completamente diferente mientras el resto de su diseño continúa funcionando normalmente. Combinado con la reconfiguración dinámica del transceptor y PLL, tiene una solución completa para cambios de funcionalidad en tiempo de ejecución y actualizaciones de diseño. Esta parte de la capacitación le presenta la función de relaciones públicas y el flujo de diseño general para un diseño de relaciones públicas. También aprenderá sobre las asignaciones de partición de diseño y región de Logic Lock, las asignaciones necesarias para implementar un diseño de relaciones públicas y recomendaciones sobre cómo planificar un diseño para relaciones públicas.