Resumen de la solución de marco de movimiento de datos de baja latencia de Algo-Logic* con Intel® FPGA PAC D5005

Descargar

Intel® FPGA Development Tools Support Intel® Stratix® 10 FPGAs and SoC FPGAs Support Intel® Stratix® 10 FPGAs and SoC FPGAs Support Intel® Stratix® 10 FPGAs and SoC FPGAs Support Intel® Stratix® 10 FPGAs and SoC FPGAs Support

649763
2020-12-03
Public

Descripción

Acelere significativamente el desarrollo del sistema comercial de baja latencia, al tiempo que ofrece flexibilidad para el complemento de algoritmos de usuario.

Activos relacionados
Título y descripción
Formato
Idioma
Acción
采用英特尔® FPGA PAC D5005 的 Algo-Logic 低延迟 Data Mover 框架 - 解决方案简介
显著加快低延迟交易系统的开发，同时支持灵活添加用户算法。
Descargar