Uso de herramientas de escaneo de límites para programar dispositivos compatibles con ISP
Puede utilizar herramientas de análisis de límites para programar y verificar dispositivos lógicos programables (PLD) que admitan programabilidad en el sistema (ISP) que utilice el controlador del estándar IEEE 1149.1. El uso de herramientas de escaneo de límites para programar dispositivos compatibles con ISP permite que la programación de dispositivos se ajuste al flujo de fabricación estándar, reduciendo el tiempo de comercialización. Varios fabricantes de herramientas de escaneo de límites participaron en el desarrollo del estándar IEEE 1532, que son compatibles con ASSET InterTech, Corelis, Gopel Electronic, JTAG Technologies y Temento Systems.
Los siguientes proveedores de herramientas de análisis de límites son compatibles con dispositivos basados en ISP Intel® FPGA:
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.