Centro de desarrolladores del procesador Nios® V
Documentación y asistencia de Nios® V para el desarrollo y la depuración de sistemas de procesadores integrados con dispositivos Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10, Cyclone® 10 GX, Cyclone® 10 LP, MAX® 10, Arria® V, Cyclone® V, MAX® V Cyclone® IV. Para los dispositivos Agilex™, consulta los recursos dedicados del trayecto al desarrollo de software de Agilex que se enumeran a continuación.
Recorridos de desarrollo de software para dispositivos Agilex™ 7, Agilex™ 5 y Agilex™ 3
Los centros de diseño proporcionan recorridos guiados paso a paso para flujos de desarrollo estándar que salen a la superficie de los recursos y la documentación críticos clave.
1. Requisitos previos
1.1 Crear mi cuenta Intel®
- Cree su® cuenta Intel desde la página Registrar cuenta Intel®.
- Su cuenta Intel le permite presentar solicitudes de servicio, registrarse para cursos de entrenamiento, descargar software, acceder a recursos y mucho más.
1.2 Consideraciones de diseño: ¿Por qué elegir el procesador Nios V?
El procesador Nios V está diseñado para Altera® dispositivos FPGA y se ha desarrollado según la especificación RISC-V. Para obtener más información, como el análisis de desempeño del procesador, consulte el Manual de referencia del procesador Nios V.
La siguiente tabla muestra las características compatibles en los procesadores Nios V para la versión Quartus Prime Pro.
Procesador Nios V |
RISC-V ISA |
Características de la microarquitectura |
Habilitado con |
Compatible Altera® dispositivo FPGA |
|---|---|---|---|---|
Nios V/c Microcontrolador compacto |
RISC-V 32I
|
|
|
|
Nios V/m Microcontrolador |
RISC-V 32I Zicsr
|
|
|
|
Nios V/g Procesador de uso general |
RISC-V 32IMF Zicbom Zicsr Smclic Smcsrind
|
|
|
|
La siguiente tabla muestra las características compatibles en los procesadores Nios V para la versión Quartus Prime Standard.
Procesador Nios V |
RISC-V ISA |
Características de la microarquitectura |
Habilitado con |
Compatible Altera® dispositivo FPGA |
|---|---|---|---|---|
Nios V/c Microcontrolador compacto |
RISC-V 32I
|
|
|
|
Nios V/m Microcontrolador |
RISC-V 32I Zicsr
|
|
|
|
Nios V/g Procesador de uso general |
RISC-V 32IMF Zicbom Zicsr Smclic Smcsrind
|
|
|
|
1.3 ¿Qué sistema operativo (SO) debo elegir?
Sin software instalado
Bare-metal es un sistema basado en aplicaciones sin el soporte de ningún sistema operativo.
El enfoque de metal desnudo ofrece:
- Control absoluto del hardware
- Mayor eficiencia
- Tamaño mínimo (tanto flash como memoria física)
- Sin dependencia de otros códigos fuente o bibliotecas
- Facilidad en la validación y el análisis de cobertura de código.
También puede considerar el desarrollo sin metal desnudo si:
- No requieren operaciones de varias tareas o de varios subprocesos
- Están realizando una puesta en marcha de placa y necesitan enfocarse en cada periférico individualmente
- Está reutilizando código heredado existente que ya se desarrolló como software instalado
Para desarrollar una aplicación sin software instalado para el procesador Nios® V, debe estar familiarizado con el desarrollo de capacidades de tiempo de ejecución para asegurarse de que la aplicación hace un uso eficaz de los recursos disponibles en el subsistema de CPU. A continuación se muestran ejemplos de lo que puede ser necesario:
- Conocimiento profundo de la plataforma de hardware
- Desarrollo de capacidades de tiempo de ejecución para administrar el proceso entre el núcleo y el subsistema de caché si desea utilizar completamente el subsistema de CPU, ya que una aplicación sin software instalado típica utiliza un solo núcleo
- Desarrollar capacidades para administrar y programar procesos, manejar comunicaciones entre procesos y sincronizar eventos dentro de su aplicación
Si su proyecto programado no permite el esfuerzo que puede tomar familiarizarse con los puntos anteriores, entonces se recomienda que considere usar otras alternativas.
® Altera nivel de abstracción de hardware (HAL) y sistema operativo en tiempo real (RTOS)
Teniendo en cuenta las afirmaciones anteriores, a menudo tiene sentido utilizar una capa de abstracción o un sistema operativo para obtener el máximo rendimiento del procesador Nios® V con el mínimo esfuerzo.
La siguiente tabla muestra los rasgos de Altera® HAL y RTOS.
Criterios |
Altera® HAL |
RTOS |
|---|---|---|
Diferencia clave |
Altera® HAL es un entorno de tiempo de ejecución ligero e integrado que proporciona una interfaz de controlador de dispositivo sencilla para que los programas se conecten al Altera® subyacente FPGA periféricos. La interfaz de programación de aplicaciones (API) de Altera® HAL está integrada con la biblioteca estándar ANSI C. | RTOS es un sistema basado en prioridades y proporciona programación preventiva de tareas para garantizar una respuesta oportuna y determinista a eventos o interrupciones. Los subprocesos de alta prioridad y tiempo crítico se ejecutan con preferencia a los subprocesos de menor prioridad. Los subprocesos de un RTOS tienen una latencia limitada. Un proceso o subproceso se ejecuta dentro de un límite de tiempo especificado. |
Aplicación |
Ideal para aplicaciones que se basan en Altera® periféricos FPGA. |
Ideal para aplicaciones que requieren respuestas muy rápidas y predecibles. |
Recurso |
Ligero y requiere poco espacio de memoria. |
Ligero y requiere poco espacio de memoria. |
Práctica de codificación |
Se adhiere a Altera® biblioteca de API de HAL cuando se utiliza el controlador de dispositivo HAL Altera. |
Se adhiere a políticas de codificación estrictas porque el código debe funcionar de forma coherente continua. |
Consulte el Manual del desarrollador de software del procesador Nios V para obtener la información más reciente sobre los tipos de SO compatibles. Además, puede consultar la documentación de μC/OS-II, FreeRTOS* - Real-time Operating System for Microcontrollers. |
||
2. Primeros pasos
2.1 Seleccionar placa objetivo
Le recomendamos que comience el desarrollo en un kit de desarrollo de FPGA Altera® porque los ejemplos de diseño del procesador Nios V están destinados a ejecutarse en esas placas. Consulte la sección Consideraciones de diseño para conocer los dispositivos compatibles Altera® FPGA.
Consulte FPGA kits de desarrollo para obtener una lista de las placas disponibles.
2.2 Instalar herramientas de desarrollo
Deberá instalar el software Quartus® Prime y el IDE Ashling* RiscFree* para Altera FPGA para comenzar a desarrollar un sistema de procesador Nios V. Vaya al Centro de descargas de software de FPGA para instalar la versión de software más reciente.
2.3 Cree su primer sistema procesador Nios V
El Manual de diseño del procesador integrado Nios V le presenta el flujo de desarrollo del sistema para el procesador Nios V. Junto con el software Quartus® Prime y el IDE RiscFree* para Altera® FPGAs de Ashling*, puede crear una solución completa que comprenda un diseño de sistema de hardware y un programa de software que se ejecuta en el procesador Nios V e interactúa con los componentes en las placas de desarrollo Altera®.
3. Crear tu propio proyecto
3.1 Tipos de proyectos
Las herramientas de desarrollo del procesador Nios V comprenden el editor de paquetes de soporte de placa y el IDE Ashling* RiscFree* para Altera® FPGA crear Nios proyectos basados en procesadores. Gestiona dos tipos diferentes de proyectos:
Proyecto basado en la interfaz gráfica de usuario (GUI)
- El editor de paquetes de soporte de placa (BSP) proporciona una interfaz GUI para crear, modificar y generar el BSP para proyectos basados en Nios procesador.
- Ashling* RiscFree* IDE for Altera® FPGA es una capa delgada de GUI que proporciona un entorno completo y sin fisuras para el desarrollo de software C/C++ del procesador Nios V. RiscFree* IDE se basa en el popular marco Eclipse y los plug-ins del kit de herramientas de desarrollo (CDT) Eclipse C/C++. Puede realizar todas las tareas de desarrollo de software del procesador Nios V dentro de RiscFree* IDE para Altera® FPGA, incluidos los programas de creación, importación, edición, compilación, ejecución, depuración y elaboración de perfiles.
Proyecto basado en la interfaz de línea de comandos (CLI)
- Las herramientas del procesador Nios V le permiten construir una amplia variedad de sistemas de software integrados complejos mediante una interfaz de línea de comandos. Desde esta interfaz, puede crear, modificar, construir y ejecutar programas de procesador Nios V con comandos de Nios V Processor Tools escritos en una línea de comandos o incrustados en un script.
Consulte el Manual para desarrolladores de software del procesador Nios® V y el Entorno de desarrollo integrado (IDE) Ashling* RiscFree* para obtener Altera® FPGAs Guía del usuario para obtener más información.
En la siguiente tabla se comparan las diferencias entre los dos proyectos.
Feature |
Proyecto basado en GUI |
Proyecto basado en CLI |
|---|---|---|
Gestión de archivos de origen del proyecto |
Especifique las fuentes automáticamente, por ejemplo, arrastrando y soltando en el proyecto |
Especificar orígenes manualmente mediante argumentos de comando |
Depuración |
Sí |
|
Se integra con scripts de shell personalizados y flujos de herramientas |
Adopte flujos de herramientas Eclipse de estándar abierto |
|
3.2 Flujo de diseño
La figura a continuación ilustra el flujo general de desarrollo del sistema del procesador Nios V.
El flujo de desarrollo del procesador Nios V consta de tres elementos:
- Diseño de sistema, en el que participan hardware y software
- Diseño de hardware
- Diseño de software
El desarrollo del procesador Nios V se inicia desarrollando un concepto de sistema y realizando un análisis de los requisitos del sistema. A continuación, cree y genere el sistema en Platform Designer y genere un archivo de Platform Designer. El archivo de Platform Designer incluye núcleos de procesador Nios V y componentes estándar. Después de la generación del sistema, se pueden iniciar los flujos de hardware y software.
Para el desarrollo de hardware del procesador Nios V, debe:
- Seleccione el FPGA objetivo en función de los requisitos del sistema. Consulte la sección Consideraciones de diseño .
- Integrar el sistema Platform Designer con el proyecto de software Quartus® Prime.
- Asigne ubicaciones de pin.
- Configure los requisitos de temporización y otras restricciones de diseño.
- Después de compilar el diseño de hardware, descargue el archivo .sof en la placa de destino.
Para el desarrollo del software del procesador Nios V, usted debe:
- Desarrolle su software con las herramientas del procesador Nios V y Ashling* RiscFree* IDE para Altera® FPGA. El software del procesador Nios V incluye el HAL, los controladores periféricos, los códigos de aplicación C/C++ del usuario y las bibliotecas personalizadas.
- Descargue el archivo .elf en el sistema de procesador Nios® V en la placa de destino después de crear la aplicación y el paquete de soporte de placa (BSP). El sistema del procesador Nios V está listo para pruebas y depuración.
Si encuentra que el software no cumple con las especificaciones durante la prueba, vuelva al principio del flujo de software y verifique los códigos de la aplicación, los controladores y el BSP para corregir cualquier error y asegurarse de que el sistema del procesador Nios V se ejecuta correctamente.
Si el hardware no cumple con las especificaciones, vuelva al paso de definición y generación del sistema de Platform Designer, y reinicie el flujo de hardware y software. El archivo clave necesario para generar el software de la aplicación es el archivo de sistema de Platform Designer. Dado que este archivo describe los componentes y las conexiones de hardware, debe volver a generar este archivo si realiza un cambio de hardware. El sistema está completo cuando tanto el software como el hardware cumplen con las especificaciones.
4. Ejemplos de diseño
Hay muchos ejemplos de diseño disponibles para ayudarle a comenzar con Altera® FPGA productos. Todos los ejemplos se pueden utilizar como punto de partida para sus propios diseños, y son personalizables para implementar otros casos de uso específicos.
La IP FPGA del procesador Nios V ofrece una selección de ejemplos de diseño simples para ayudarle a comenzar su viaje con el procesador Nios V.
- Ejemplos de diseño de Nios® V en Altera® sitio para desarrolladores
- Ejemplos de diseño de Nios® V en Altera® FPGA Design Store
Puede encontrar documentación detallada en los "Scripts de ejemplo de diseño del procesador Nios® V" del Manual de desarrollo de software del procesador Nios® V.
¿Cómo ejecutar una aplicación de procesador Nios V "Hello World" en Altera HAL, RTOS μC/OS-II y FreeRTOS?
Para aprender a ejecutar una aplicación "Hello World" del procesador Nios V en Altera HAL, RTOS μC/OS-II y FreeRTOS, consulte el Tutorial del procesador AN 985: Nios® V.
¿Cómo ejecutar una aplicación de procesador Nios® V "Hello World" en FreeRTOS?
Para saber cómo ejecutar una aplicación "Hello World" del procesador Nios® V en FreeRTOS, consulte el Manual del desarrollador de software del procesador Nios® V: Implementación del proyecto FreeRTOS™ para el procesador Nios® V.
¿Cómo iniciar una aplicación de procesador Nios® V?
Para saber cómo arrancar una aplicación de procesador Nios® V, consulte la sección "Soluciones de arranque y configuración del procesador Nios® V" en el Manual de diseño de procesador integrado Nios® V: Soluciones de arranque y configuración del procesador Nios® V.
¿Cómo ejecutar un procesador Nios® V con el paquete de software MicroC/TCP-IP?
Para aprender a ejecutar un procesador Nios® V con el paquete de software MicroC/TCP-IP, consulte la sección "Procesador Nios® V - Uso de la pila Micro/TCP-IP" en el Manual de diseño de procesador integrado Nios® V: Procesador Nios® V - Uso de la pila MicroC/TCP-IP.
¿Cómo ejecutar un procesador Nios® V con actualización remota del sistema en dispositivos basados en SDM?
Para saber cómo ejecutar un procesador Nios® V con actualización remota del sistema en dispositivos basados en SDM, consulte la sección "Guía de inicio rápido de RSU del procesador Nios® V en dispositivos basados en SDM" en el Manual de diseño de procesador integrado Nios® V: Guía de inicio rápido de RSU del procesador Nios® V en dispositivos basados en SDM.
¿Cómo ejecutar un procesador Nios® V con instrucciones personalizadas?
Para aprender a ejecutar un procesador Nios® V con instrucciones personalizadas, consulte la sección "Procesador Nios® V — Uso de instrucciones personalizadas" en el Manual de diseño de procesador integrado Nios® V: Procesador Nios® V — Uso de instrucciones personalizadas.
5. Recursos adicionales
5.1 Documentación y garantías
La siguiente documentación sirve como referencia principal para el procesador Nios® V.
Título de la documentación |
Descripción |
|---|---|
Manual para desarrolladores de software del procesador Nios® V |
Describe la información básica necesaria para desarrollar software integrado para el procesador Nios® V. Los capítulos de este manual describen el entorno de desarrollo de software del procesador Nios® V, las herramientas del procesador Nios® V disponibles y el proceso para desarrollar software. |
Complementa la documentación principal para el desarrollo de sistemas integrados. Describe cómo utilizar las herramientas de forma eficaz y recomienda estilos y prácticas de diseño para desarrollar, depurar y optimizar sistemas integrados mediante herramientas proporcionadas por Altera. El manual también introduce conceptos a los nuevos usuarios de las soluciones integradas de Altera y ayuda a aumentar la eficiencia del diseño de un usuario experimentado. |
|
Describe el procesador Nios® V desde una descripción conceptual de alto nivel hasta los detalles de bajo nivel de implementación. Los capítulos de este manual describen la arquitectura del procesador Nios® V, el modelo de programación y el conjunto de instrucciones. |
|
Describe los núcleos IP proporcionados por la Altera y que funcionan a la perfección con el procesador Nios® V en el software de diseño Quartus® Prime. Los núcleos IP están optimizados para dispositivos Altera® y se pueden implementar fácilmente para reducir el tiempo de diseño y prueba. |
|
Entorno de desarrollo integrado (IDE) Ashling* RiscFree* para Altera® FPGA |
Describe las características más recientes de las herramientas de desarrollo del IDE RiscFree* de Ashling*. La guía del usuario proporciona una explicación detallada junto con casos de uso de las características respectivas. |
Describe la implementación de instrucciones personalizadas en el procesador Nios® V. Esta nota de aplicación presenta la función de instrucciones personalizadas y guías sobre cómo crear instancias en el sistema. |
|
Describe los esfuerzos de migración de procesador Nios® II a procesador Nios® V. Esta nota de aplicación explica la diferencia en el diseño del sistema (diseño de hardware y software) cuando se realiza la migración del procesador. |
|
| AN 985: Tutorial del procesador Nios® V | Proporcione una guía de inicio rápido para generar, simular, programar y depurar un sistema de procesador Nios® V. |
| Procesador Nios® V: Implementación de Lockstep | Describa la función Lockstep del procesador Nios® V, que utiliza la tecnología fRSmartComp para implementar un comparador inteligente en el nivel de transferencia de registro (RTL). Altera utiliza la arquitectura de seguridad Dual-Core Lock Step (DCLS) para implementar el comparador inteligente. Este enfoque permite la integración de la tecnología en el procesador Nios® V/g, lo que permite el diseño de aplicaciones a prueba de fallas. |
| AN 1011: Aplicaciones TinyML en FPGAs Altera uso de LiteRT para microcontroladores | Esta nota de aplicación es una guía fundamental para desarrollar el software LiteRT for Microcontrollers en un sistema de procesador Nios V. El ejemplo muestra un problema de clasificación de un solo dígito, basado en la base de datos MNIST (Modified National Institute of Standards and Technology) y el modelo LeNet-5 Convolutional Neural Network (CNN). |
5.2 Videos de demostración
Título del video |
Descripción |
|---|---|
Descripción general de lo que el procesador Nios® V tiene para ofrecer. |
|
| Video de la cartera de procesadores Nios® V | Conozca la cartera de procesadores Nios® V disponibles en el software Quartus® Prime Pro Edition versión 23.3 |
Vea el tutorial de Hello world Design que muestra cómo elegir el procesador de Nios® V adecuado para su aplicación. |
|
Descubra cómo generar y crear un diseño de ejemplo simple de HelloWorld en Platform Designer para el procesador Nios® V/m. |
|
Configuración de herramientas de código abierto para Nios® V/m |
Aprenda a descargar y configurar las herramientas de código abierto para el desarrollo de software en el procesador Nios® V/m. |
Obtenga información sobre el desarrollo de software en el procesador Nios® V/m mediante el ecosistema de código abierto. |
|
Depuración del procesador Nios V mediante RiscFree IDE de Ashling para Altera FPGAs |
Aprenda a depurar el procesador Nios® V con RiscFree IDE de Ashling para Altera FPGAs. |
5.3 Enlaces rápidos
| Descripción del recurso | |
|---|---|
| Procesador Nios® V - Altera® FPGA | Obtenga las características y actualizaciones más recientes para explorar nuevas posibilidades con el procesador Nios® V. |
| Centro de licencias de autoservicio | Puede obtener la licencia de IP del procesador Nios® V/m sin costo alguno. La documentación para Altera® FPGA instalación de software y licencias están disponibles en la página para FPGA instalación y licencia de software. |
| Altera® FPGA recursos de asistencia | Proporciona recursos técnicos en línea, desde clases de entrenamiento hasta ejemplos de diseño y foros que lo guían a través de cada paso del proceso de diseño. |
| FPGA base de conocimientos | Proporciona un gran número de soluciones de asistencia, artículos de referencia, mensajes de error y guías de solución de problemas. También se puede buscar completamente. |
| Comunidad Intel FPGA | Sitio web de la comunidad que permite la colaboración entre Altera y FPGA usuarios. Utilice el motor de búsqueda para encontrar material relevante. También se le anima a actualizar y contribuir. |
| Cuenta Intel | Su cuenta de Intel le permite presentar una solicitud de servicio para obtener ayuda sobre temas específicos. También puede usarlo para registrarse en clases de capacitación y acceder a otros recursos. |
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.