Visión general
El diseño de referencia del controlador SDRAM de puerto paralelo ADI conecta SDRAM al puerto paralelo de un procesador de señal digital ADSP-2126x SHARC® de Analog Devices Incorporated (ADI) y se implementa en Intel® FPGA y CPPLD. Intel® FPGA proporciona el diseño de referencia como código fuente Verilog HDL. El diseño de referencia incluye un banco de pruebas que le permite probar el código fuente de Verilog HDL. El propósito de este diseño de referencia es demostrar que los dispositivos Intel proporcionan una interfaz SDRAM de bajo costo para los procesadores de señal digital ADI SHARC®.
Funciones
- Se ejecuta en el kit de evaluación DE FPGA ADDS-21261 Cyclone®
- Requiere de 250 a 300 elementos lógicos, sin RAM y 49 pines
- El controlador SDRAM admite el modo de 8 bits del puerto paralelo ADSP-2126x
- El reloj central de procesamiento de señal digital (DSP) CCLK tiene una frecuencia máxima de 200 MHz
- El controlador de memoria admite el funcionamiento a 66 Mbps
Intel, Analog Devices Inc. y Danville Signal han creado un kit de evaluación de hardware llamado ADDS-21261 Cyclone que proporciona a los diseñadores la capacidad de evaluar una combinación DSP + FPGA para una amplia gama de aplicaciones, como equipos de audio profesional, sistemas de radar y navegación, radios basadas en software, equipos industriales de prueba y medición, instrumentación médica, videoconferencia, reconocimiento de voz, y cancelación de ruido.
El ADDS-21261 Cyclone utiliza un procesador ® ADSP-21261 de Analog Devices en combinación con un EP1C3. También se incluye en el kit de evaluación Quartus® II Web Edition Design Software, una versión de evaluación de VisualDSP++ de Analog Devices y ejemplos de diseño.
Nota de aplicación 334 - Aplicación de controlador SDRAM de puerto paralelo ADI