El tutorial de diseño de sistema de la diseñadora de plataformas (anteriormente Qsys) (PDF) le guía a través del procedimiento de creación de un sistema de probador de memoria con un enfoque de arriba abajo. Presenta nuevos conceptos de aislamiento aislante y componentes genéricos. Demuestra nuevas características, como crear instancias de un componente genérico como blackbox, comprobar la integridad del sistema y los requisitos de interfaz, y sincronizar la configuración del dispositivo y las referencias de propiedad intelectual (IP) del software Intel® Quartus® Prime Pro Edition y la herramienta de diseño de plataformas.
El diseño es escalable para probar cualquier interfaz esclavo Avalon® Memory Mapped (Avalon®-MM) capaz de acceder a lectura y escritura, de modo que pueda utilizar este ejemplo de diseño como punto de partida para probar muchos otros tipos e interfaces de memoria.
El Tutorial sobre diseño de sistema de Qsys - Standard Edition (PDF) proporciona instrucciones paso a paso para crear y verificar un diseño con la herramienta de integración del sistema en el software Intel® Quartus® Prime. Este ejemplo de diseño incluye componentes para diseñar un sistema de probador de memoria. En el tutorial, realice los pasos siguientes:
- Cree un diseño de probador de memoria utilizando componentes en la herramienta de integración del sistema
- Diseñe el diseño con niveles de subsistemas versátiles
- Programe el FPGA y calcule la eficiencia de la memoria reportada por el probador
- Utilice modelos funcionales de bus (BFMs) para validar uno de los componentes de diseño en simulación
- Utilice la consola del sistema para controlar el sistema utilizando un JTAG al puente Avalon®-MM
Requisitos de software
Este diseño requiere el software Intel® Quartus® Prime, que incluye:
- Paquete de diseño integrado Nios® II
- Software ModelSim*-Intel® FPGA o Starter Edition
Uso de ejemplos de diseño
- Ejemplo de diseño tutorial de la diseñadora de plataformas para Intel® Arria® 10 FPGA (.zip)
- El archivo ZIP contiene todos los archivos de hardware y software necesarios para seguir los procedimientos descritos en el Tutorial de diseño de sistemade la herramienta de diseño de plataformas , junto con un diseño completado. El diseño tiene como objetivo Intel® Arria® kit de desarrollo FPGA 10 GXcon tarjeta dependiente DDR4 SDRAM instalada. El diseño se probado en la versión 17.0 del software Intel® Quartus® Prime Pro Edition.
- Ejemplo de diseño tutorial de Qsys para Intel® Arria® 10 FPGA (.zip)
- El archivo ZIP contiene el diseño completado dirigido a Intel® Arria® kit de desarrollo de 10 GX FPGA, con la tarjeta dependiente DDR4 SDRAM instalada. El diseño se probado en la versión 16.1 del software Intel® Quartus® Prime Standard Edition.
- Ejemplo de diseño tutorial de Qsys (.zip)
- El archivo ZIP contiene todos los archivos de hardware y software necesarios para seguir los procedimientos en el Tutorial de diseño de sistema de Qsys y utilizar el ejemplo de diseño. El diseño se dirige a los siguientes kits de desarrollo:
- El archivo README incluido en este diseño proporciona instrucciones sobre cómo puertor este diseño a su propia placa personalizada que cumple con los siguientes requisitos de placa:
- series Stratix, Cyclone o Arria® FPGA
- Elementos lógicos (LE) de 12K o tablas de búsqueda adaptables (ALUTs) disponibles
- Bits de memoria de 128K disponibles
- Conexión de cable de programación JTAG
- Memoria externa para probar y controlador de memoria con la interfaz esclavo Avalon®-MM
- series Stratix, Cyclone o Arria® FPGA
El uso de este diseño se rige por los términos y condiciones del contrato de licencia de diseño de referencia de hardware de Intel.
Diagrama de bloques
Consulte el diagrama de bloques a continuación para obtener una descripción general de la estructura de diseño y los componentes o núcleos del sistema incluidos en el ejemplo.