El sistema de procesadores duros (HPS) en los dispositivos Intel SoC tiene una interfaz HPS a FPGA AXI* Bridge (h2f) para comunicarse con memorias y periféricos en el núcleo FPGA. En este ejemplo, se crea una instancia de un HPS junto con un componente de memoria esclavo AXI en el chip en una plataforma de diseño (anteriormente Qsys) y se muestra cómo simular el diseño. El sistema de testbench utiliza el modelo funcional de bus maestro de Mentor Graphics* (BFM) para modelar la interfaz de puente HPS AXI que se comunica con la lógica de núcleo FPGA.
Utilizando este ejemplo de diseño
Descargue el archivo HPS_h2f_axi_sim.zip y extraiga su contenido. Este ejemplo de diseño requiere el software Intel® Quartus® Prime v13.1 o posterior.
El archivo ZIP incluye el siguiente directorio de IP y directorios de simulación para ejecutar la simulación y ver los resultados:
- El sistema Qsys de nivel superior llamado HPS_h2f_axi_sim.qsys
- Los archivos de memoria esclavo AXI en el directorio ip/
- Los archivos de simulación en el directorio HPS_h2f_axi_simulation_example/, como se indica a continuación:
- testbench/mentor// - Contiene archivos de configuración para ejecutar la simulación utilizando ModelSim*. El archivo de script principal es run_sim.tcl.
- testbench/HPS_h2f_axi_sim_tb/simulation/: Contiene el programa de pruebas y pruebas de nivel superior. El archivo testbench de nivel superior es HPS_h2f_axi_sim_tb.v y el programa de prueba es master_test_program.sv.
- testbench/HPS_h2f_axi_sim_tb/simulation/submodules/: El subdirectorio contiene los archivos Verilog necesarios para compilar el diseño.
El testbench de nivel superior crea una instancia del modelo de simulación de HPS, una fuente de reloj, una fuente de restablecimiento y el programa de pruebas maestras. El programa de prueba envía comandos del modelo HPS BFM utilizando la interfaz h2f AXI Bridge a la memoria esclavo AXI. El programa de prueba realiza una prueba dirigida para iniciar cuatro escrituras, seguido de cuatro lecturas, seguido de dos ráfagas de datos de escritura y dos ráfagas de datos de lectura. Por último, el programa de prueba verifica que los datos leídos de la memoria esclavo AXI coincidan con los datos escritos.
Puede utilizar el script de simulación incluido para ejecutar una simulación con el simulador Mentor Graphics ModelSim-Intel® FPGA Edition. Para ejecutar la simulación, necesita tener instalada una licencia de Mentor Graphics AXI Verification IP Suite, que se incluye con la Intel® Quartus® licencia Prime Standard y Pro Edition. Para iniciar el software ModelSim-Intel FPGA Edition, utilice el comando que se muestra a continuación con la ruta -mezzaninehome apuntando al directorio de instalación correcto:
vsim -mezzaninehome $QUARTUS_ROOTDIR/.. /ip/altera/mentor_vip_ae/común
Inicie el software ModelSim-Intel FPGA Edition desde el directorio HPS_h2f_axi_simulation_example/testbench/mentor/. A continuación, puede ejecutar la simulación y ver la forma de onda ejecutando el script run_sim.tcl.
El programa de prueba de master_test_program.sv se basa en el ejemplo proporcionado en el paquete de PI de verificación de Mentor Graphics AXI (Intel FPGA Edition) que se describe con más detalle en el capítulo 6 de la Guía del usuario de Mentor VIP Intel FPGA Edition AMBA, AXI3 y AXI4 (PDF).
La guía del usuario también contiene un ejemplo con BFMs maestros y esclavos back-to-back en el Capítulo 12, e instrucciones para ejecutar la simulación utilizando simuladores ModelSim-Intel FPGA, Questa y VCS.