VHDL: ROM de doble puerto

author-image

Por

Este ejemplo describe un diseño ROM de doble puerto de 256 bits x 8 bits con dos puertos de dirección para operaciones de lectura en VHDL. Las herramientas de síntesis pueden detectar diseños de ROM en el código HDL y inferir automáticamente la altsyncram o lpm_rom megafunciones dependiendo de la arquitectura del dispositivo de destino.

Figura 1. Diagrama de nivel superior de rom de dos puertos.

Descargue los archivos utilizados en este ejemplo:

El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .

Tabla 1. Listado de puertos ROM de dos puertos

Descripciónnombre
del tipo dede puerto
addr_a[7:0], addr_b[7:0] Entrada Entradas de dirección de lectura de 8 bits para los puertos A y B
Clk Entrada Entrada de reloj
q_a[7:0], q_b[7:0] Salida Salidas de datos de 8 bits para los puertos A y B

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.