Verilog HDL: Contador con parámetros

author-image

Por

Este ejemplo muestra cómo crear instancias de una función LPM en Verilog HDL. En este caso, se crea una instancia de un LPM_COUNTER utilizando los puertos aclr, clock y q. Los valores de parámetro se establecen con la palabra clave defparam, como se muestra en el texto rojo. El operador period (.) hace referencia a la asignación de puertos y a los nombres de parámetros después del nombre de la variable. En este caso, la variable es u1.

Para obtener más información sobre el uso de este ejemplo en su proyecto, vaya a:

check_lpm.v

módulo check_lpm (clk, reset, q);
Clk de entrada de la declaración

de   puertos;
reinicio de   entrada;
salida  [7:0] q;

lpm_counter u1 (.aclr(reset), .clock(clk), .q(q));
defparam u1.lpm_width = 8;
defparam u1.lpm_direction = endmodule "UP"

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.