Este ejemplo presenta el uso de canalizaciones de host. Se utilizan para la comunicación directa entre el Kernel que se ejecuta en el FPGA y el código de host. La comunicación se realiza a través del bus PCIe*, en lugar de pasar por DDR.
Funciones
- API básica de OpenCL
- API de Host Pipe para transferencias de mapas/unmap
- Definición de perfiles de eventos y eventos de OpenCL
Descargas
El ejemplo de diseño proporciona código fuente para el dispositivo OpenCL (.cl) y para la aplicación host. Para la compilación de la aplicación host, el paquete Linux* incluye un archivo Make y el paquete de Windows incluye un proyecto de Microsoft Visual Studio 2010.
Se proporcionan las siguientes descargas para este ejemplo:
El uso de este diseño se rige por, y está sujeto a, los términos y condiciones del contrato de licencia de diseño de referencia de hardware.
Requisitos de software y hardware
Este ejemplo de diseño requiere las siguientes herramientas:
- Intel® FPGA software v17.1 o posterior
- Intel FPGA SDK para OpenCL v17.1 o posterior
- En Linux: GNU Make y gcc
- En Windows: Microsoft Visual Studio 2010
- Intel® Arria® 10 PCIe Gen3x8 con un dispositivo de destino como a10gx_hostch
Para descargar las herramientas de diseño de Intel, visite la página de descarga de OpenCL. Los requisitos para el sistema operativo subyacente son los mismos que los del SDK de Intel FPGA para OpenCL.
OpenCL y el logotipo de OpenCL son marcas comerciales de Apple Inc. utilizadas con permiso de Khronos.
* El producto se basa en una especificación de Khronos publicada y ha superado el proceso de prueba de conformidad de Khronos. El estado de conformidad actual se encuentra en www.khronos.org/conformance.