Este ejemplo de diseño destaca el desempeño de millones de instrucciones por segundo (MIPS) dhrystone del procesador Nios II. Incluye el diseño de hardware Rápido y la aplicación de software de referencia Dhrystone. El sistema logra más de 200 DHRYSTONE MIPS en el núcleo /f Nios II que se ejecuta en un FPGA Stratix® II. Puede utilizar este diseño con el kit de desarrollo Nios II, Stratix II Edition, y el kit de desarrollo Cyclone® III FPGA.
Utilizando este ejemplo de diseño
Descargue este ejemplo. Consulte el archivo readme.txt para obtener más detalles.
El uso de este diseño se rige por, y está sujeto a, los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®.
Especificaciones de diseño
- Compatibilidad con placas: kit de desarrollo de Nios II, edición Stratix II y kit de desarrollo de FPGA Cyclone III
- Nios II núcleo: Nios II/f, caché de i de 4 Kbytes, caché d de 2 Kbytes
- Módulo de depuración JTAG: Sí
- RAM en el chip: 64 Kbytes
- JTAG UART: 1
- Temporizador: 1