Plantillas principales con memoria mapeada Avalon®

author-image

Por

Las plantillas proporcionadas contienen Avalon módulos Verilog de memory-Mapped (MM) incluidos como un componente listo para soPC Builder. El componente es capaz de acceder a la memoria y expone una simple interfaz a la que puede acceder con su propia lógica personalizada. El componente es parameterizable, lo que le permite desactivar la funcionalidad por optimizaciones de área y desempeño. Puede utilizar los componentes con cualquier familia de dispositivos Intel® compatible con SOPC Builder. El componente está basado en Verilog, por lo que puede agregar su propia lógica personalizada para crear un componente independiente. Simplemente utilice el editor de componentes disponible en SOPC Builder para crear un nuevo componente basado en el archivo Verilog de la plantilla principal y sus propios archivos fuente. Para facilitar su uso, el componente utiliza las devoluciones de llamada Tcl para permitir que se realicen cambios de configuración automáticamente en un entorno de GUI.

La estructura de interconexión del sistema admite transferencias de ráfagas y no ráfagas, por lo que se proporcionan diversos componentes especializados. Seleccione la configuración de componentes que sea más adecuada para los tipos de memoria del sistema a fin de evitar generar lógica excesiva. En la Tabla 1 se describe qué componente utilizar, según los requisitos del sistema.

El componente expone las interfaces de control y datos para que pueda conectarse a la lógica personalizada (consulte la Figura 1). Utilice la interfaz de control para especificar información como direcciones de memoria, longitudes de transferencia y señales de enlace. La interfaz de datos proporciona datos desde o hacia el búfer interno principal mediante un protocolo simple de envío y reconocimiento.

Figura 1. Lea el componente principal.

Figura 2. Escriba el componente principal.

Tanto las primarias de lectura como de escritura comparten los mismos tipos de interfaz y señales. La única excepción es que las primarias de ráfagas requieren una señal adicional de conteo de ráfagas. Esta señal de recuento de ráfagas notifica a la estructura de interconexión del sistema y a la memoria cuántos accesos secuenciales se realizarán. Intel recomienda que configure los componentes principales de ráfagas para utilizar una longitud máxima de ráfaga igual a la longitud máxima de ráfaga de la memoria en el sistema. Para obtener más información acerca de las prácticas de diseño recomendadas, consulte el Manual de diseño integrado (PDF).

Utilizando este ejemplo de diseño

Descargue las plantillas principales Avalon-MM (archivo.zip).

Descargue el archivo README de plantillas principales de Avalon-MM (archivo.txt).

El uso de este diseño se rige por, y está sujeto a, los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®.

El archivo .zip contiene todos los archivos de hardware necesarios para reproducir el ejemplo, así como un archivo Avalon_MM_Primaries_Readme.pdf. El archivo Avalon_MM_Primaries_Readme.pdf contiene información detallada sobre el uso de las plantillas en su propio diseño.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.