ID del artículo: 000099231 Tipo de contenido: Información y documentación sobre productos Última revisión: 16/07/2024

¿Por qué la PI de LPDRR4 EMIF se cuelga cuando intenta leerla cuando se utiliza la interfaz Agilex™ 5 AXI-4?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 24.1 del software Quartus® Prime Pro Edition, la IP EMIF LPDDR4 puede bloquearse al intentar leer desde la memoria utilizando la interfaz AXI-4 debido a que las señales se optimizan involuntariamente.

Resolución

Para evitar este problema, agregue el atributo /*synthesis dont_merge syn_preserve = 1*/ a todos los registros del bus AXI que controla el generador de Trafic.

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.