Este error indica que el instalador no puede colocar 1 SM_HSSI_PLD_CHNL_DP o 1 IPFLUXTOP_UXTOP_WRAP y se produce debido a la congestión de los recursos de reloj compartidos entre los relojes HSSI a núcleo de un banco de transceptor GTS de esquina y algunos pines del banco HVIO adyacente.
En la arquitectura Agilex™ 5, cada canal en el banco de transceptores GTS tiene 4 multiplexadores que pueden pasar a través de cualquiera de las salidas de reloj tx_clkout, tx_clkout2, rx_clkout y rx_clkout2 al tejido central. Si las 4 salidas de reloj están habilitadas, se utilizarán los 4 multiplexores y, por lo tanto, no quedan multiplicadores disponibles.
Estos multiplexores también se comparten con ciertos pines de los bancos HVIO adyacentes, a saber, los pines PLL Refclk 1 y PLL Refclk 2, los pines SourceSync Clk1 y SourceSync Clk2, y también las salidas IOPLL del banco HVIO.
El problema surge cuando las 4 salidas de reloj del transceptor están habilitadas y también se utilizan 1 o más de los pines HVIO enumerados anteriormente. Esto significaría que 5 o más líneas de reloj están habilitadas y solo hay 4 muxes disponibles, lo que causa este problema de congestión.
Este problema solo afecta a los bancos de transceptores GTS que están directamente adyacentes a un banco HVIO.
Esta es una limitación del dispositivo; por lo tanto, no hay solución.
La única forma de evitar este problema es limitar el uso de mux a 4, ya sea reduciendo el reloj del transceptor a las salidas del núcleo o utilizando un pin HVIO diferente o un banco HVIO diferente.