Descripción
Debido a una limitación de IP de FPGA de transmisión de R-Tile Avalon® para PCI Express*, es posible que observe un error de tiempo de espera de finalización y se cuelgue el sistema si la lógica de usuario no puede manejar la interfaz de crédito de RX correctamente para el mensaje MCTP entrante, ya que la IP de FPGA de transmisión de Avalon® de R-Tile para PCI Express* no maneja el crédito de MCTP internamente.
Resolución
Para evitar este problema, deshabilite la opción MCTP en la configuración del BIOS o mejore la lógica de usuario para el control de créditos de mensajes MCTP.