ID del artículo: 000098404 Tipo de contenido: Resolución de problemas Última revisión: 23/05/2025

¿Por qué los socios de enlace informan de errores cuando se conectan a la variante IP de PH FPGA Y directo PMA/FEC F-Tile con el parámetro Datapath clocking mode está establecido en PMA, el parámetro de ancho PMA establecido en 16 y el pará...

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 23.3 y posteriores del software Quartus® Prime Pro Edition, los dispositivos asociados de enlace pueden informar errores de bits cuando se conectan a las variantes IP de PH FPGA Y directa PMA/FEC F-Tile en las que el parámetro del modo de reloj de la ruta de datos está establecido en PMA, el parámetro de ancho PMA establecido en 16 y el parámetro de transferencia de doble ancho Enable TX no está seleccionado.

Resolución

No hay ninguna solución para este problema.

Este problema se ha solucionado a partir de la versión 24.3 del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

Mostrar todo

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.