En la versión 23.1 y anteriores del software Quartus® Prime Standard Edition, es posible que el parámetro pll_slf_rst se establezca en falso en la sección Análisis y síntesis del informe de compilación en diseños dirigidos a los dispositivos Stratix® V/Arria® V/Cyclone® V, aunque la función de restablecimiento automático de PLL esté habilitada en la PI de FPGA PLL.

La función de restablecimiento automático de PI de FPGA PLL en los dispositivos Stratix® V/Arria® V/Cyclone® V está habilitada durante la etapa de ajuste. No se basa en el parámetro RTL pll_slf_rst. Puede ignorar pll_slf_rst en la sección Análisis y síntesis del informe de compilación.

Para comprobar si el restablecimiento automático de PLL está habilitado en el software Quartus® Prime Standard Edition versión 22.1 y anteriores, siga estos pasos:

1. Abra la Intel® FPGA IP PLL instanciada en MegaWizard.
2. Cambie a la ficha Parámetros avanzados.
3. Compruebe el valor del parámetro PLL Auto Reset (Restablecimiento automático de PLL).

Para comprobar si el restablecimiento automático de PLL está habilitado en la versión 23.1 del software Quartus® Prime Standard Edition, siga estos pasos:

1. Abra el informe de compilación.
2. Abra el informe PLL Usage Summary (Resumen de uso de PLL) en la sección Fitter.
3. Compruebe el valor de IOPLL Self RST.