Debido a un problema en el software Intel® Quartus® Prime Pro Edition v23.4, al configurar el® Intel® FPGA IP PHY directo PMA/FEC F-tile Intel Agilex® 7 con más de 8 carriles FGT PMA, el editor de parámetros IP muestra un mensaje de advertencia en lugar de un mensaje de error. El diseño puede fallar en la etapa de análisis de diseño del software Intel® Quartus® Prime Pro Edition.

Para implementar más de 8 carriles PMA con ancho PMA de 64 bits, puede utilizar varios Intel® FPGA IP PHY directos PMA/FEC de F-Tile y limitar el número de carriles en una sola Intel® FPGA IP de PHY directo PMA/FEC F-Tile a un máximo de ocho. Por ejemplo, si desea doce canales, puede implementar tres instancias de una Intel® FPGA IP PHY directa F-Tile PMA/FEC de cuatro canales.

Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.