Debido a la máquina de estado finito (FSM) del módulo de adaptación automática en el ejemplo de diseño de IP de FPGA Intel® Stratix® Ethernet 100G de baja latencia, el canal no aparece en el kit de herramientas del transceptor para el software Intel® Quartus® Prime Pro Edition versión 23.3 y anteriores. El problema se produce cuando la opción Habilitar AN/LT y modo de adaptación automática está activada en el asistente de IP; la operación del kit de herramientas del transceptor se interrumpirá cuando la FSM encienda y apague la calibración de fondo en los dispositivos H-Tile de Intel® Stratix10®.

Si el modo Habilitar AN/LT y adaptación automática está activado, escriba 1'b1 al bit [12] del registro 0xXX325 para mantener el módulo de adaptación automática FSM a un estado inactivo antes de iniciar el kit de herramientas del transceptor para que el canal del transceptor aparezca en el kit de herramientas del transceptor. Cierre el kit de herramientas del transceptor y escriba 1'b0 al bit [12] del registro 0xXX325 para reiniciar el módulo de adaptación automática FSM de modo que la consola del sistema no se bloquee.

A continuación, se indican los pasos que se deben seguir al utilizar el ejemplo de diseño de IP de Intel® Stratix®FPGA Ethernet 100G de 100G de baja latencia en dispositivos H-Tile y activar la opción Habilitar AN/LT y modo de adaptación automática .

1. En la consola del sistema, escriba cd hwtest para navegar a la carpeta de scripts TCL.
2. Escriba source main.tcl para cargar el archivo main.tcl.
3. Para Ethernet multicanal de baja latencia de 100 G Intel® FPGA IP ejemplo de diseño,
   1. Ejecute la reg_write 0x325 0x1 de comandos para el canal 0.
   2. Ejecute la reg_write 0x10325 0x1 de comandos para el canal 1.
   3. Ejecute la reg_write 0x20325 0x1 de comandos para el canal 2.
   4. Ejecute la reg_write 0x30325 0x1 de comandos para el canal 3.
4. Inicie el kit de herramientas del transceptor, luego se verán los canales del transceptor por 100 Gbps.

Siga estos pasos después de haber utilizado el kit de herramientas del transceptor:

1. Cierre el kit de herramientas del transceptor.
2. Para Ethernet multicanal de baja latencia de 100 G Intel® FPGA IP ejemplo de diseño,
   1. Ejecute la reg_write 0x325 0x0 de comandos para el canal 0.
   2. Ejecute el comando reg_write 0x1032 05x0 para el canal 1.
   3. Ejecute la reg_write 0x20325 0x0 de comandos para el canal 2.
   4. Ejecute la reg_write 0x30325 0x0 de comandos para el canal 3.

El problema se solucionó en la versión 23.4 del software Intel® Quartus® Prime Pro Edition.