Debido a un problema en la versión 23.2 del software Quartus® Prime Pro Edition, los diseños que contengan una mezcla de puertos PTP de 100 G, 50 G o 25 G y no PTP podrían provocar que el subsistema Ethernet FPGA IP no afirmen la señal de subsystem_cold_rst_ack_n después de la afirmación de la señal de restablecimiento de subsystem_cold_rst_n correspondiente.
Para determinar si su diseño se ve afectado por este problema, considere el siguiente mapa de las fracturas de Agilex™ 7 F-Tile:

La mezcla de puertos PTP y no PTP afectados por este problema se muestra a continuación:

CASO – 1

Si la fractura de 100G_0 está configurada como no PTP y la fractura de 100G_1, o cualquiera de las fracturas debajo de 100G_1 (resaltadas en rojo), se configura como habilitada para PTP, se observará la falla.

CASO – 2

Si la fractura de 50G_0 está configurada como no deshabilitada por PTP y las fracturas 50G_1 o, 50G_2 o 50G_3, o cualquiera de las fracturas debajo de ellas (resaltadas como rojas), se configuran con PTP habilitado, se observará la falla.

CASO 3

Si la fractura de 50G_1 está configurada como no PTP y las fracturas 50G_2 o 50G_3, o cualquiera de las fracturas debajo de ellas o las fracturas 25G_0 o 25G_1 (resaltadas en rojo), se configuran con PTP habilitado (siempre que cumplamos con el requisito de fracturabilidad del F-Tile) se observará la falla.

CASO 4

Si la fractura de 50G_2 está configurada como no PTP y la fractura de 50G_3, o cualquiera de las fracturas debajo de ellas, o las fracturas de 25G_0, 25G_1, 25G_2 o 25G_3 (resaltadas en rojo), están configuradas con PTP habilitado, se observará la falla.

CASO 5

Si la fractura de 100G_1 está configurada como no PTP y las fracturas 50G_0 o 50G_1, o cualquiera de las fracturas debajo de ellas (resaltadas como rojas), se configuran con PTP habilitado, se observará la falla.

CASO 6

Si la fractura de 50G_3 está configurada como no PTP y las fracturas de 25G_0, 25G_1, 25G_2, 25G_3, 25G_4 o 25G_5 (resaltadas en rojo) se configuran con PTP habilitado, se observará la falla.

CASO 7

Si la fractura de 100G_2 está configurada como no PTP y la fractura de 100G_3, o cualquiera de las fracturas debajo de 100G_3 (resaltadas en rojo), se configura con PTP habilitado, se observará la falla.

CASO–8

Si la fractura de 50G_4 está configurada como no PTP y las fracturas de 50G_5, 50G_6 o 50G_7, o cualquiera de las fracturas debajo de ellas (resaltadas en rojo), se configuran con PTP habilitado, se observará la falla.

CASO 9

Si la fractura de 50G_5 está configurada como no PTP y las fracturas 50G_6 o 50G_7, o cualquiera de las fracturas debajo de ellas o las fracturas 25G_8 o 25G_9 (resaltadas en rojo), se configuran con PTP habilitado, se observará la falla.

CASO 10

Si la fractura de 100G_3 está configurada como no PTP y las fracturas 50G_4 u 50G_1, o cualquiera de las fracturas debajo de ellas (resaltadas como rojas), se configuran con PTP habilitado, se observará la falla.

CASO 11

Si la fractura de 50G_6 está configurada como no PTP, la fractura de 50G_7 o cualquiera de las fracturas por debajo de ella, o las fracturas de 25G_8, 25G_9, 25G_10 o 25G_11 (resaltadas en rojo), están configuradas con PTP habilitado, se observará la falla.

CASO 12

Si la fractura de 50G_7 está configurada como no PTP y las fracturas de 25G_8, 25G_9, 25G_10, 25G_11, 25G_12 o 25G_13 (resaltadas en rojo) se configuran con PTP habilitado, se observará la falla.

Para evitar este problema en la versión 23.2 del software Quartus® Prime Pro Edition, realice un acceso de registro de lectura-modificación-escritura en el bus CSR de AXI-Lite para escribir 3'b000 a bits de datos [9:7] para registros específicos dentro de la IP dura FPGA Ethernet F-Tile de acuerdo con la tabla siguiente:

Este problema se ha solucionado en la versión 24.1 del software Quartus® Prime Pro Edition.