ID del artículo: 000097415 Tipo de contenido: Mensajes de error Última revisión: 14/05/2025

¿Por qué veo puertos de entrada/salida sin restricciones en los pines EMIF cuando compilo la PI EMIF de Agilex™ 7 FPGA serie M?

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces de memoria externa FPGA IP Intel® Stratix® 20
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Es posible que veas los puertos de entrada/salida sin restricciones en los pines EMIF cuando compilas la PI EMIF de Agilex™ 7 FPGA serie M.

Resolución

Puede ignorar estas advertencias sin restricciones. Los valores de retardo de estos pines se calibran en tiempo de ejecución mediante el firmware EMIF y esos pines no tienen valores en el análisis de sincronización.

Está previsto que este problema se solucione en futuras versiones del software Quartus® Prime Pro Edition.

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.