¿Por qué falla la simulación F-Tile SDI II Intel® FPGA IP y da como resultado que no se muestre ningún video en el hardware cuando se recibe el estándar de video SD-SDI en la versión 23.2 del software Intel® Quartus® Prime Pro Edition?

Debido a cambios en el modo enable_port_control_of_cdr_ltr_ltd=Enable y lock-to-reference (LTR) en el Intel® FPGA IP de PHY directo PMA/FEC de F-Tile, es posible que vea que la simulación del Intel® FPGA IP F-Tile SDI II fallará con el estándar de video SD-SDI, lo que dará como resultado que no se muestre ningún video en el hardware al recibir el estándar de video SD-SDI en la versión 23.2 del software Intel® Quartus® Prime Pro Edition.

Para evitar este problema, agregue la línea siguiente en el archivo de configuración de Quartus (QSF):

set_instance_assignment -name HSSI_PARAMETER "enable_port_control_of_cdr_ltr_ltd=DISABLE" -to <rx_serial_pin_name>

Este problema se solucionó a partir de la versión 23.3 del software Intel® Quartus® Prime Pro Edition.