ID del artículo: 000096811 Tipo de contenido: Conectividad Última revisión: 12/11/2024

¿Por qué el archivo .pin muestra un requisito de voltaje VREF en comparación con los pines VREFB cuando se usan estándares de E/S diferenciales SSTL/HSTL/HSUL en dispositivos Agilex™ 7?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en Quartus® Prime Pro Edition Software versión 23.2 y anteriores, el archivo .pin muestra incorrectamente un voltaje VREF de 0,6 V frente a los pines VREFB cuando se utilizan estándares de E/S diferenciales SSTL / HSTL / HSUL en dispositivos Agilex™ 7. Estos estándares de E/S no requieren un VREF externo.

Resolución

Puede ignorar el requisito de voltaje VREF externo si utiliza estándares de E/S diferenciales SSTL/HSTL/HSUL.

Este problema se solucionó a partir del software Quartus® Prime Pro Edition versión 24.1

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.