ID del artículo: 000096317 Tipo de contenido: Resolución de problemas Última revisión: 14/05/2025

Advertencia(332060): Nodo: se determinó que MEM0_DQS_P[0] era un reloj, pero se encontró sin una asignación de reloj asociada

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces de memoria externa FPGA IP Intel® Stratix® 20
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Es posible que vea la advertencia al compilar Agilex™ 7 FPGA IP EMIF de la serie M.

Resolución

El nombre del reloj DQS debe ser *dqs_t y *dqs_c en el módulo superior para asociar DQS como señales de reloj.
Por ejemplo
inout [ 4:0] MEM0_DQS_P,
inout [ 4:0] MEM0_DQS_N,
inout [ 4:0] MEM0_dqs_t,
inout [ 4:0] MEM0_dqs_c,

Está previsto solucionar este problema en una versión futura del software Quartus® Prime Pro Edition.

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.