Descripción
Debido a un problema en la versión 23.1 del software Quartus® Prime Pro Edition, hay una advertencia crítica de generación lógica de Quartus Tile (QTLG) al compilar el ejemplo de diseño IP de FPGA HDMI F-Tile, como se muestra a continuación:
Advertencia crítica: El bloque u_hdmi_rx_top|gxb_rx_inst|u_rx_phy_50|rx_phy_1p500g|dphy_hip_inst|persystem0.perxcvr0.fgt.rx_ux.x_bb_f_ux_rx con puertos de nivel superior fmc_rx_n0, fmc_rx_p0 no estableció los siguientes parámetros
Advertencia crítica: El bloque u_hdmi_rx_top|gxb_rx_inst|u_rx_phy_50|rx_phy_1p500g|dphy_hip_inst|persystem1.perxcvr0.fgt.rx_ux.x_bb_f_ux_rx con puertos de nivel superior fmc_ rx_n1, fmc_rx_p1 no estableció los siguientes parámetros:
Resolución
No hay ninguna solución para este problema.
Más información
Este problema se ha solucionado a partir de la versión 23.2 del software Quartus® Prime Pro Edition.