Debido a un problema en el ejemplo de diseño de IP de FPGA Ethernet de triple velocidad F-Tile, la compilación y la sincronización están fallando en la versión 23.2 del software Quartus® Prime Pro Edition.

Para solucionar este problema, descargue el altera-eth-tse-hw.zip adjunto
y siga los pasos a continuación:

1: Extraiga la altera_eth_tse_hw.zip a altera_eth_tse_hw carpeta.
2: Copie estos 3 archivos de altera_eth_tse_hw carpeta a la carpeta <design_example_dir>/hardware_test_design.
3: Abra la versión 23.2 del software Quartus® Prime Pro Edition, abra el proyecto y seleccione <design_example_dir>/hardware_test_design/altera_eth_tse_hw.qpf
4: En el menú Procesamiento, haga clic en Iniciar compilación.

Este problema se solucionó a partir de la versión 23.3 del software Quartus® Prime Pro Edition.