Descripción
Debido a un problema en las versiones 23.1 y anteriores del software Quartus® Prime Pro Edition, no se muestra ninguna salida de video HDMI al integrar HDMI FPGA IP 2.0 TX y HDMI FPGA IP 2.1 RX en un diseño.
Esto se debe a que el módulo bitec_hdmi_measure_vid/bitec_hdmi_scramble/bitec_hdmi_split_add/bitec_hdmi_symb_delay tiene el mismo nombre de módulo entre HDMI FPGA IP 2.0 y HDMI FPGA IP 2.1, pero el código RTL es diferente.
Resolución
Para evitar este problema:
Cambie el nombre de la biblioteca de compilación por un nombre diferente en los archivos qip para HDMI FPGA IP 2.0 y HDMI FPGA IP 2.1.
Este problema se solucionó a partir de la versión 23.4 del software Quartus® Prime Pro Edition.